半导体器件及其制造方法

半导体器件及其制造方法
【专利摘要】本发明提供了一种半导体器件及其制造方法。所述半导体器件包括：具有第一深度以限定鳍的第一槽；直接邻近所述第一槽的第二槽，其具有大于所述第一深度的第二深度；场绝缘层，其填充所述第一槽的一部分和所述第二槽的一部分；以及突出结构，其从所述第一槽的底部突出并且低于所述场绝缘层的表面。
【专利说明】半导体器件及其制造方法
[0001] 相关申请的交叉引用
[0002] 本申请要求于2014年12月30日提交至韩国知识产权局的韩国专利申请No. 10- 2014-0194004的优先权，W及于2015年1月16日提交至美国专利商标局的美国临时申请 No.62/104,478的优先权，所述申请全部内容W引用方式并入本文中。
【背景技术】
[0003] 作为增加集成电路装置密度的一种缩放技术，提出了一种多栅极晶体管，其在衬 底上形成罐形或纳米线性的娃体并在所述娃体的表面形成栅极。
[0004] 由于该多栅极晶体管使用Ξ维（3D)沟道，因此该多栅极晶体管的缩放很容易实 现。另外，即使在不增加多栅极晶体管的栅极长度的情况下也能够提高电流控制能力。此 夕h可有效抑制沟道区的电势受漏极电压影响的短沟道效应(SCE)。

【发明内容】

[0005] 本发明构思提供了可W使得开发负担最小化的半导体器件。
[0006] 本发明构思也提供了可W使得开发负担最小化的半导体器件的制造方法。
[0007] 通过本发明构思的实施例的下列说明，本发明构思的运些和其他目的将被描述或 变得显而易见。
[000引根据本发明构思的一些实施例，提供了一种半导体器件，其包括:具有第一深度W 限定罐的第一槽;形成为与第一槽直接相邻并具有大于第一深度的第二深度的第二槽;填 充第一槽的一部分和第二槽的一部分的场绝缘层；W及从第一槽的底部突出并且低于场绝 缘层的表面的突出结构。
[0009] 在一些实施例中，提供了一种半导体器件，其包括:具有第一深度W限定彼此分离 的第一有源区和第二有源区的第一槽;在第一有源区中限定第一罐并且具有小于第一深度 的第二深度的第二槽;在第二有源区中限定第二罐并且具有小于第一深度的第Ξ深度的第 Ξ槽;填充第一槽的一部分、第二槽的一部分和第Ξ槽的一部分的场绝缘层；W及从第二槽 的底部突出并且低于场绝缘层的表面的第一突出结构。
[0010] 根据本发明构思的一些实施例，提供了一种半导体器件，其包括:具有第一斜面和 第二斜面的突出结构;连接至第一斜面并且限定罐的第一槽；W及连接至第二斜面的第二 槽，其中第二槽的侧壁的倾斜角等于第二斜面的倾斜角，并且突出结构的高度小于罐的高 度。
[0011] 根据本发明构思的一些实施例，提供了一种半导体器件的制造方法，包括步骤:通 过形成具有第一深度的多个第一槽来形成多个罐;通过形成具有大于第一深度的第二深度 的第二槽来限定有源区，第一槽和第二槽彼此部分地重叠 W在第一槽和第二槽之间的边界 处形成突出结构；W及形成填充在第一槽的一部分和第二槽的一部分的场绝缘层。
【附图说明】
[0012] 通过参考附图详细描述本发明构思的一些实施例，本发明构思的上述及其他特征 和优点将变得更加显而易见，其中：
[0013] 图1为示出了根据本发明构思的第一实施例的半导体器件的布局图；
[0014] 图2为沿着图1的线A-A截取的剖视图；
[0015] 图3为沿着图1的线B-B截取的剖视图；
[0016] 图4为沿着图1的线C-C截取的剖视图；
[0017] 图5为示出了根据本发明构思的第二实施例的半导体器件的剖视图；
[0018] 图6为示出了根据本发明构思的第Ξ实施例的半导体器件的剖视图；
[0019] 图7为示出了根据本发明构思的第四实施例的半导体器件的剖视图；
[0020] 图8为示出了根据本发明构思的第五实施例的半导体器件的剖视图；
[0021] 图9为示出了根据本发明构思的第六实施例的半导体器件的剖视图；
[0022] 图10为沿着图9的线D-D截取的剖视图；
[0023] 图11为示出了根据本发明构思的第屯实施例的半导体器件的剖视图；
[0024] 图12为示出了根据本发明构思的第八实施例的半导体器件的剖视图；
[0025] 图13到图16为示出了根据本发明构思的第一实施例的半导体器件的制造方法的 中间过程步骤的图；
[0026] 图17为包括根据本发明构思的一些实施例的半导体器件的存储卡的框图；
[0027] 图18为包括根据本发明构思的一些实施例的半导体器件的信息处理系统的框图； W及
[0028] 图19为包括根据本发明构思的一些实施例的半导体器件的电子设备的框图。
【具体实施方式】
[0029] 下面将参照附图详细描述实施例。然而，本发明构思可各种不同形式体现，而 不应被理解为仅限于示出的实施例。相反，提供运些实施例作为示例是为了使本公开将是 透彻而完整的，并将向本领域的技术人员全面地传达本发明构思的构思。因此，已知的过 程、元素和技术可W不再关于本发明构思的实施例进行描述。除非另外指明，否则相同的附 图标记在附图和说明书中始终表示相同的元件，并因此不再重复说明。在附图中，为了清楚 起见，可W放大层和区域的尺寸和相对尺寸。
[0030] 需要理解的是，虽然本文使用术语"第一"、"第二"、"第等来描述各种元件、部 件、区域、层和/或部分，但是运些元件、部件、区域、层和/或部分不被运些术语所限制。运些 术语仅用来将一个元件、部件、区域、层或部分与另一个区域、层或部分区分开。因此，下文 所讨论的第一元件、第一部件、第一区域、第一层和/或第一部分可W被称为第二元件、第二 部件、第二区域、第二层和/或第二区域而没有脱离本发明构思的指教。
[0031] 空间相对术语，诸如"之下"、"位于……下方"、"下部"、"位于……W下"、"位 于……上方"、"上部"等来描述附图所示的一个元件或特征与另一个(一些)元件或特征的 相互关系。应当理解，空间相对术语旨在涵盖使用中或操作中的器件除附图所示的指向W 外的不同指向。例如，如果图中器件被翻转，则被描述为"位于"另一元件或特征"下方"或者 "在'另一元件或特征"之下"或者"位于"另一元件或特征"WT'的元件将指向为"位于"另 一元件或特征"上方"。因此，示例性术语"位于……下方"和"位于……W下"可W涵盖"位 于……上方"和"位于……下方"运两个指向。器件可W另外地指向（旋转90°或其他指向）并 且相应地解释本文所使用的空间相对描述词。另外，应当理解，当一层被称为"位于"两层 "之间"时，该层可W是位于两层之间的唯一一层，也可W存在一层或多层中间层。
[0032] 本文所使用的术语仅用于描述特殊实施例，而非旨在限定本发明。如本文所使用 的那样，除非上下文另外明确指出，否则单数形式"一个"、"一"和"该"也旨在包括复数形 式。应当理解，当术语"包括"和/或"包括……的"用于本说明书中时，其指示了存在所述特 征、整体、步骤、操作、元件和/或部件，但是不排除存在或增加其他一个或多个特征、整体、 步骤、操作、元件、部件和/或它们的组。如本文所使用的那样，术语"和/或"包括相关所列项 目中的一个或多个的任意和所有组合。此外，术语"示例性"旨在表示例子或说明。
[0033] 应当理解，当一个元件或层被称作"位于"另一元件或层"上"、"连接至"、"禪合至" 或"邻近"另一元件或层时，所述一个元件或层可W直接"位于"另一元件或层"上"、"连接 至'、"禪合至"或"邻近"另一元件或层，或者也可W存在中间元件或层。与此相反，当一个元 件被称作"直接位于"另一元件或层"上"、"直接连接至"、"直接禪合至"或"邻近"另一元件 或层，则不存在中间元件或层。
[0034] 除非另有定义，本文所使用的所有术语(包括技术术语和科学术语)具有与本发明 所属领域的普通技术人员之一的通常理解相同的含义。应当理解，诸如那些在常用词典中 定义的术语，应当被解释为与相关领域和/或本说明书上下文一致的含义，并且不应理想化 或过于形式化地进行解释，除非在本文中明确地运样进行了定义。
[0035] 图1为示出了根据本发明构思的第一实施例的半导体器件的布局图，图2为沿着图 1的线A-A截取的剖视图，图3为沿着图1的线B-B截取的剖视图，图4为图1沿着线C-C截取的 剖视图。
[0036] 现在将关于N型罐晶体管的情况来描述根据本发明构思的第一实施例的半导体器 件，但是本发明构思的各方面不限制于此。
[0037] 首先，参照图1至图3,根据本发明构思的第一实施例的半导体器件形成在衬底100 的有源区ACT1中。衬底100可W包括从由51、66、5166、6曰口、6曰43、51(：、5166(：、1^3和1沾构成 的组中选择的一种或多种半导体材料。一些实施例提供了衬底100可W是，例如，绝缘娃 (SOI)衬底。
[0038] 罐F1可W在第一方向X上延伸。罐F1可W是衬底100的一部分并且可W包括从衬底 100生长的外延层。
[0039] 在图1中，罐F1具有所示的矩形形状，但是本发明构思的各方面不限制于此。罐F1 的角可被腐蚀而变得略微倾斜，即，罐F1可具有倒角形状。另外，当罐F1是矩形时，其可包括 长边和短边。
[0040] 如图1所示，可在有源区ACT1中形成单个罐F1(即，单罐结构）。也就是说，根据本发 明构思的第一实施例的半导体器件可W是使用单个罐F1的罐式晶体管。与所示实施例不 同，可W在有源区ACT1中形成两个或多个罐F1(即，双罐结构或多罐结构）。
[0041] 可W在罐F1上形成金属栅极199W与罐F1相交。也就是说，金属栅极199可W在第 二方向Y上延伸。金属栅极199可W包括下部金属层132,、N型功函数控制层170、浸润层181 W及间隙填充层190。可W通过置换工艺形成金属栅极199。
[0042] 层间绝缘层110可W形成在衬底100上并且可W包括槽112。可W通过堆叠两个或 更多绝缘层来形成层间绝缘层110。如图所示，槽112的侧壁可w接触间隔件120并且槽112 的底面可W接触衬底100。
[0043] 间隔件120可W包括氮化层和氮氧化层中的至少一个。
[0044] 可W在槽112中形成接口层135。如图所示，可W通过氧化工艺在槽112的底面上形 成接口层135。另外，与所示实施例不同，可W通过沉积工艺沿着槽112的侧壁和底面共形地 形成接口层135。沉积工艺可W包括，例如，化学气相沉积(CVD)和/或原子层沉积(ALD)，但 不限制于此。接口层135可W是氧化娃层(例如，HT0)，但不限制于此。接口层135可W形成为 例如约50 A或更小的厚度（在约5 A到约茄A的范围内）。例如，接口层135可W形成为 lOA的厚度。接口层135可W用于改进高电压晶体管的操作特性(即，提高击穿电压）。
[0045] 可W沿着槽112的侧壁和底面在接口层135上共形地形成介电层130。介电层130和 接口层135可W设置为彼此接触。介电层130可W包括具有比氧化娃更高的介电常数的高-k 材料。介电层130可W包括，例如，从包含册〇2、化〇2、化2〇5、11〇2、5巧1〇3和（8曰，5')1'1〇3的组 中选择的材料。可W根据要形成的装置的种类将介电层130形成为适当的厚度。例如，当介 电层130包括册化时，其可W形成约50 A或更小的厚度（即，在约&A到约節A的范围内）。
[0046] 可W沿着槽112的侧壁和底面在介电层130上共形地形成下部金属层132。下部金 属层132可W包括，例如，TiN和化N中的至少一个。例如，下部金属层132可W是TiN和化N的 堆叠层。在此情况下，TiN层形成为接触介电层130并且化N层可W形成在TiN层上W接触TiN 层。TiN层可W保护介电层130,并且当移除N型功函数控制层170的一部分时，TaN层可W用 作刻蚀停止层。
[0047] 可W在槽112中的下部金属层132上形成N型功函数控制层170。如图所示，可W沿 着槽112的侧壁和底面共形地形成N型功函数控制层170 dN型功函数控制层170可W控制N型 晶体管的功函数，从而调节N型晶体管的操作特性。N型功函数控制层170可W包括从包含 TiAl、TiAlC、TiAlN、TaC、TiC和HfSi的组中选择的材料。例如，N型功函数控制层170可W是 TiAlCo
[004引可W在槽112中的N型功函数控制层170上形成浸润层181。浸润层181可W包括TiN 和Ti中的至少一个。在一些实施例中，浸润层181可W包括依次堆叠的TiN层和Ti层。例如， 当间隙填充层190包括侣(A1)时，可由Ti或TiN形成浸润层181。当间隙填充层190包括鹤(W) 时，可由TiN的单层形成浸润层181。浸润层181的厚度可形成为在约10 A到ΙΟυΑ,ι丘围之间 (例如，70 A )。
[0049] 同时，参考图1和图4,如上所述，可W由具有第一深度D1的第一槽T1限定罐F1，可 W由大于第一深度D1的第二深度(D1+D2)限定有源区ACT1。第一槽T1可W是浅沟槽而第二 槽T2可W是深沟槽。
[0050] 在一些实施例中，第一槽T1和第二槽T2可设置为彼此直接相邻。本文使用的短语 "直接相邻"可W表示在第一槽T1和第二槽T2之间没有插入具有第一深度(即，浅槽)的其他 槽。
[0051] 场绝缘层105形成为填充第一槽T1的一部分和第二槽T2的一部分。
[0052] 突出结构PRT1和PRT2可从第一槽T1的底部突出，并且形成为低于场绝缘层105的 表面。如图所示，突出结构PRT1和PRT2可W位于第一槽T1和第二槽T2之间的边界处。
[0053] 例如，在通过形成具有第一深度D1的第一槽ΤΙ而形成多个罐之后(参见图13和图 14)形成具有大于第一深度D1的第二深度(D1+D2)的第二槽T2,从而限定有源区ACT1(参见 图15和图16)。运里，当形成第二槽T2时，在多个罐(例如，3个罐）当中仅留下目标数量的罐 (例如，1个罐）。也就是说，当形成第二槽T2时，在多个罐(例如，3个罐）当中，移除一些罐(例 如，2个罐）。如果用于形成第一槽T1的掩膜和用于形成第二槽T2的掩膜没有对准，则当形成 第二槽T2时，一定数量的罐(例如，2个罐)可能不会完全被移除，而是可W保留痕迹。所述痕 迹可W成为突出结构PRT1和PRT2。
[0054] 运里，如果突出结构PRT1和PRT2有相当大的尺寸，则在随后工艺中大尺寸会引起 故障。但是，为了完全地去除突出结构PRT1和PRT2,要相当严格地管理处理条件。但是，在此 情况下，可能不可避免地导致开发负担。因此，可W管理突出结构PRT1和PRT2W使其具有适 合的尺寸，从而在使得开发负担最小化的同时增加产量。例如，管理突出结构PRT1和PRT2使 得它们的高H1小于罐F1的高H10,并且突出结构PRT1和PRT2低于场绝缘层105的表面。如果 突出结构PRT1和PRT2的尖端突出高于场绝缘层105的表面，则在随后的替换工艺中会发生 处理故障(例如，短路）。
[0055] 突出结构PRT1和PRT2包括设置在第一槽T1侧面的第一斜面S1和设置在第二槽T2 侧面的第二斜面S2。第一斜面S1可具有第一倾斜角，并且第二斜面S2可具有不同于第一倾 斜角的第二倾斜角。如图所示，具有第二倾斜角的第二斜面S2可W比具有第一倾斜角的第 一斜面S1更睹。第一斜面S1连接至第一槽T1，并且第二斜面S2连接至第二槽T2。第二斜面S2 的倾斜角与第二槽T2的侧壁S3的倾斜角相等。也就是说，第二斜面S2和第二槽T2的侧壁S3 可W设置在同一平面上。
[0056] 同时，从F1的角度来看，突出结构PRT1和PRT2可W设置在有源区ACT1的相对面上。 另外，如图所示，从F1的角度来看，可W彼此对称地设置第一突出结构PRT1和第二突出结构 RPT2。
[0057] 另外，突出结构PRT1和PRT2可W在罐F1延伸的方向（X)上纵长地延伸。另外，如图1 和图3所示，金属栅极199可W形成为与罐F1和突出结构PRT1和PRT2相交。
[0058] 图5为示出了根据本发明构思的第二实施例的半导体器件的剖视图。为了简化说 明和方便解释，下面的描述将集中于本实施例与图1到4中所示之前的实施例的不同之处。
[0059] 参考图5,在根据本发明构思的第二实施例的半导体器件中，从F1的角度来看，可 W仅在有源区ACT1的一侧设置突出结构PRT1。
[0060] 类似地，突出结构PRT1可W具有高度H1并且该高度可W低于场绝缘层105的表面。 突出结构PRT1包括设置在第一槽T1 一侧的第一斜面S1和设置在第二槽T2-侧的第二斜面 S2。第一斜面S1可具有第一倾斜角，并且第二斜面S2可具有不同于第一倾斜角的第二倾斜 角。如图所示，具有第二倾斜角的第二斜面S2可W比具有第一倾斜角的第一斜面S1更睹。第 一斜面S1连接至第一槽T1，并且第二斜面S2连接至第二槽T2。
[0061] 图6为示出了根据本发明构思的第Ξ实施例的半导体器件的剖视图。为了简化说 明和方便解释，下面的描述将集中于本实施例与图1到4中所示之前的实施例的不同之处。
[0062] 参考图6,在根据本发明构思的第Ξ实施例的半导体器件中，从F1的角度来看，可 W彼此不对称地设置突出结构PRT1和PRT2。
[0063] 第一突出结构PRT1和第二突出结构PRT2可W具有不同尺寸。也就是说，突出结构 PRTl的高度HI和第二突出结构PRT2的高度H2可W彼此不同。如图所示，第一突出结构PRTl 在尺寸上大于第二突出结构PRT2,并且第一突出结构PRT1的高度HI高于第二突出结构PRT2 的高度肥。
[0064] 图7和图8为示出了根据本发明构思的第四实施例和第五实施例的半导体器件的 剖视图。为了简化说明和方便解释，下面的描述将集中于本实施例与图1到图4中所示的先 前实施例的不同之处。
[0065] 如图7所示，根据本发明构思的第四实施例的半导体器件可W是使用两个罐F1和 F2(即，双罐结构）的罐式晶体管。也就是说，可W在第一有源区ACT1中形成两个罐F1和F2。
[0066] 运里，具有第Ξ深度的第Ξ槽可W设置在罐F1和罐F2之间。第Ξ槽T3可W与第一 槽T1同时形成。另外，第Ξ槽T3的第Ξ深度和第一槽T1的第一深度可W彼此相等。
[0067] 如图8所示，根据本发明构思的第五实施例的半导体器件可W是使用Ξ个或更多 的罐F1到F7(即，多罐结构）的罐式晶体管。也就是说，可W在第一有源区ACT1中形成Ξ个或 更多的罐F1到巧。
[0068] 如图所示，第一突出结构RPT1可W形成在设置在罐F7(即，设置在一端的罐)一侧 的第一槽T1和第二槽T2之间，并且第二突出结构RPT2可W形成在设置在罐F1(即，设置在另 一端的罐)一侧的第一槽T1和第二槽T2之间。
[0069] 运里，可W在罐F1到F7中每个罐与相邻的罐之间形成具有第Ξ深度的第Ξ槽T3。 第Ξ槽T3可W与第一槽T1同时形成。另外，第Ξ槽T3的第Ξ深度和第一槽T1的第一深度可 W彼此相等。
[0070] 图9为示出了根据本发明构思的第六实施例的半导体器件的剖视图，图10为沿着 图9的线D-D截取的剖视图。为了简化说明和方便解释，下面的描述将集中于本实施例与图1 到图4中所示之前的实施例的不同之处。
[0071] 参考图9和图10,根据本发明构思的第六实施例的半导体器件包括彼此分开的第 一有源区ACT1和第二有源区ACT2。罐F1形成在第一有源区ACT1中并且罐F8形成在第二有源 区ACT2中。
[0072] 罐F1和罐F8可W在第一方向X上纵长地延伸。罐F1和罐F8可W是衬底100的一部分 并且可W包括从衬底100生长的外延层。
[0073] 运里，可W由具有第一深度D1的第一槽T1限定罐F1，并且可W由具有第Ξ深度D3 的第四槽T4限定罐F8。第一槽T1和第四槽T4可同时形成。另外，第一深度D1和第Ξ深度D3可 W彼此相等。
[0074] 同时，可W由具有大于第一深度D1或第Ξ深度D3的第二深度(D1+D2)的第二槽T2 限定第一有源区ACT1和第二有源ACT2。
[0075] 如图所示，示出了在第一有源区ACT1、第二有源区ACT2内形成一个罐F1和罐F8,但 是本发明构思的各方面不限制于此。也就是说，可W在有源区ACT1和ACT2的每一个内形成 两个或更多的罐。
[0076] 可W在罐F1上形成金属栅极199W与罐F1相交。金属栅极199可W在第二方向Y上 延伸。另外，可W在罐F8上形成金属栅极299 W与罐F8相交。金属栅极299可W在第二方向Y 上延伸。
[0077] 两个金属栅极199和299可W是不同的栅极或者可W彼此连接。
[0078] 第一突出结构RPTl可W从第一槽ΤΙ的底面突出并且低于场绝缘层105的表面。第 一突出结构RPT1可W位于第一槽Τ1和第二槽Τ2之间的边界处。
[0079] 第一突出结构PRT1可W包括设置在第一槽Τ1 一侧的第一斜面S1和设置在第二槽 Τ2-侧的第二斜面S2。第一斜面S1可具有第一倾斜角，并且第二斜面S2可具有不同于第一 倾斜角的第二倾斜角。如图所示，斜面S1具有第一倾斜角W及斜面S2具有第二倾斜角。
[0080] 另外，第Ξ突出结构PRT3可W从第四槽Τ4的底面突出并且低于场绝缘层105的表 面。第Ξ突出结构PRT3可W位于第四槽Τ4和第二槽Τ2之间的边界处。
[0081] 第Ξ突出结构PRT3可W包括设置在第四槽Τ4 一侧的斜面S11和设置在第二槽Τ2- 侧的斜面S12。斜面S11可具有第十一倾斜角，并且斜面S12可具有不同于第十一倾斜角的第 十二倾斜角。如图所示，斜面S11具有第十一倾斜角，并且具有第十二倾斜角的斜面S12比具 有第十一倾斜角的斜面S11更睹。一些实施例提供了第一倾斜角和第二倾斜角比具有第十 一倾斜角的斜面S11更睹。
[0082] 如图所示，从第二槽Τ2的角度来看，可W彼此对称地设置第一突出结构PRT1和第 Ξ突出结构RPT3。另外，突出结构PRT1的高度Η1可与突出结构PRT3的高度Η3不同，或者可W 彼此相等。
[0083] 另外，罐F1可W在第一方向X上纵长地延伸。罐F1的形状可W是具有长边和短边的 矩形。类似地，罐F8可W在第一方向X上纵长地延伸。罐F8的形状可W是具有长边和短边的 矩形。罐F1和罐F8的长边可设置为彼此面对。可W沿着罐F1和罐F8的长边纵长地形成突出 结构PRT1和RPT3。
[0084] 图11为示出了根据本发明构思的第屯实施例的半导体器件的剖视图。为了简化说 明和方便解释，下面的描述将集中于本实施例与图9和10中所示之前的实施例的不同之处。
[0085] 参考图11，在根据本发明构思的第屯实施例的半导体器件中，可W仅在第二槽Τ2 的一侧上设置突出结构PRT1。也就是说，可W仅在第一槽Τ1和第二槽Τ2之间的边界处定位 突出结构PRT1，而没有定位在第二槽Τ2和第四槽Τ4的边界处。
[0086] 图12为示出了根据本发明构思的第八实施例的半导体器件的剖视图。为了简化说 明和方便解释，下面的描述将集中于本实施例与图9和图10中所示之前的实施例的不同之 处。
[0087] 参考图12,在根据本发明构思的第八实施例的半导体器件中，突出结构PRT1和 RPT3可W设置在第二槽Τ2的相对面上。但是，从第二槽Τ2的角度来看，可W彼此不对称地设 置突出结构PRT1和RPT3。换言之，突出结构PRT1和RPT3可具有不同尺寸。例如，突出结构 PRT1的高度化和突出结构RPT3的高度Η4可彼此不同。
[0088] 在下文中，将参考图13到图16及图1到图4描述根据本发明构思的第一实施例的半 导体器件的制造方法。
[0089] 图13和图15为示出了根据本发明构思的第一实施例的半导体器件的制造方法的 中间过程步骤的图，图14和图16为沿着图13和图15的线C-C截取的剖视图。
[0090] 首先，参考图13和图14,在衬底100上形成多个罐FUF11和F12。罐。1、。11、。12可^ 在第一方向X上纵长地延伸。在衬底100上形成掩膜图案并且利用该掩膜图案对衬底100的 一部分进行刻蚀。也就是说，通过形成具有第一深度D1的第一槽Τ1，在衬底100上形成多个 罐FUF11和F12。罐FUF11和F12可W布置为使它们的长边彼此面对。
[0091 ]接着，参考图15和图16，形成具有大于第一深度D1的第二深度(D1+D2)的第二槽Τ2 W限定有源区ACT1。通过形成第二槽Τ2,多个罐F1、F11和F12中的一些罐F11和F12被移除。 也就是说，第一槽T1的部分和第二槽T2的部分可彼此重迭。W此方式，可W在第一槽T1和第 二槽T2之间的边界处形成突出结构PRT1和RPT2。
[0092] 根据第一槽T1和第二槽T2之间对准的程度，突出结构PRT1和RPT2可W具有各种形 状。也就是说，突出结构PRT1和RPT2可W彼此对称放置(参见图4和图16)。在一些实施例中， 可W仅在有源区ACT1的一侧形成突出结构PRTU参见图5)，或者从F1的角度来看，突出结构 PRT1和RPT2可W在有源区ACT1的相对侧上形成W彼此对称(参见图6)。
[0093] 在参考图1到图4,形成金属栅极199W与罐F1交叉。具体而言，形成多晶娃栅极W 与罐F1相交，然后形成层间绝缘层now充分地覆盖罐F1和多晶娃栅极。执行极化过程W曝 光多晶娃栅极的上表面。接下来，移除曝光的多晶娃栅极W形成槽112。在槽112中形成介电 层130和金属栅极119。
[0094] 基于上述根据本发明构思的第一实施例的半导体器件的制造方法，本领域的技术 人员能够充分认识到根据第二到第八实施例的半导体器件的制造方法。
[00M]图17为示出了包括根据本发明构思的一些实施例的半导体器件的示例存储卡的 框图。
[0096] 参考图17,包括根据本发明构思的各种实施例的半导体器件的存储器1210可W应 用到存储卡1200中。根据本发明构思的存储卡1200包括控制主机与存储器1210之间数据交 换的存储器控制器1220。
[0097] 静态随机存取存储器(SRAM) 1221用作处理单元1222的工作存储器。主机接口 1223 包括连接至存储卡1200的主机1230的数据交换协议。错误校正块1224检测并纠正从存储器 1210读取的数据中包括的错误。存储器接口 1225与根据本发明构思的存储器1210相连接。 中屯、处理单元1222针对存储器控制器1220的数据交换执行整体控制操作。
[0098] 图18为示出了其中安装有根据本发明构思的一些实施例的半导体器件的示例信 息处理系统的框图。
[0099] 参考图18,信息处理系统1300可W包括存储系统1310,其包括根据本发明构思的 各种实施例的半导体器件。根据本发明构思的信息处理系统1300包括存储系统1310、调制 解调器1320、中屯、处理单元(CPU) 1330、随机存取存储器(RAM) 1340和用户接口 1350,它们都 分别与系统总线1360电连接。存储系统1310可W包括存储器1311和存储器控制器1312并且 可W具有如图12所示的存储卡1200实质上相同的配置。存储系统1310可W存储由CPU 1330 处理的数据和/或从外部装置接收到的数据。
[0100] 信息处理单元1300可W应用于存储卡、固态盘(SSD)、相机图像处理器(CIS)和其 他各种应用忍片组。例如，信息处理单元1300可W配置为采用固态盘(SSD)，并且在此情况 下，可稳定、可靠的方式稳定地处理大容量数据。
[0101] 图19为包括根据本发明构思的一些实施例的半导体器件的电子设备的框图。
[0102] 参考图19,电子设备1400可W包括根据本发明构思的一些实施例的半导体器件。 电子设备1400可W应用于无线通信装置(例如，个人数字助理(PDA)、笔记本计算机、便携式 计算机、上网本、无线电话和/或无线数字音乐播放器)或可W在无线环境下传输和/或接收 信息的任何类型的电子设备。
[0103] 电子设备1400可W包括控制器1410、输入/输出装置（1/0)1420、存储器1430和无 线接口 1440。运里，存储器1430可W包括根据本发明构思的各种实施例的半导体器件。控制 器1410可W包括微处理器、数字信号处理器和可W执行与运些元件相似功能的处理器。存 储器1430可W用于存储由控制器1410处理的命令(或用户数据）。无线接口 1440可W用于通 过无线数据网络交换数据。无线接口 1440可W包括天线和/或有线/无线收发器。例如，电子 设备1400可W使用第Ξ代通信系统协议，诸如〔0魁、65]?、酷0(：、6-了0魁、'?0魁、〔0魁2000等。
[0104] 虽然已经参照本发明构思的各种实施例详细示出和描述了本发明构思，但是本领 域普通技术人员应当理解，在不脱离由权利要求所限定的本发明的精神和范围的情况下， 可W在形式上和细节上进行各种变化。因此期望的是，在所有方面W示例性而非限制性来 看待运些实施例，应当参照所附权利要求书而不是前述说明书来表明本发明构思范围。
【主权项】
1. 一种半导体器件，包括： 第一槽，其具有限定鳍的第一深度； 第二槽，其直接与所述第一槽相邻并且具有大于所述第一深度的第二深度； 场绝缘层，其填充所述第一槽的一部分和所述第二槽的一部分；以及 突出结构，其从所述第一槽的底部突出并且低于所述场绝缘层的表面。2. 根据权利要求1所述的半导体器件，其中，所述突出结构位于所述第一槽和所述第二 槽之间的边界处。3. 根据权利要求2所述的半导体器件，其中，所述突出结构具有位于所述第一槽一侧的 第一斜面和位于所述第二槽一侧的第二斜面， 其中，所述第一斜面具有第一倾斜角并且所述第二斜面具有与所述第一倾斜角不同的 第二倾斜角。4. 根据权利要求1所述的半导体器件，其中，所述鳍在第一方向上纵长地延伸并且所述 突出结构在所述第一方向上纵长地延伸。5. 根据权利要求1所述的半导体器件，其中，所述第二槽限定了有源区。6. 根据权利要求5所述的半导体器件，其中，所述突出结构包括第一突出结构， 其中，所述半导体器件还包括第二突出结构，并且 其中，所述第一突出结构和所述第二突出结构位于所述有源区相对于所述鳍的一侧和 另一侧。7. 根据权利要求6所述的半导体器件，其中，所述第一突出结构和所述第二突出结构具 有不同的高度。8. 根据权利要求1所述的半导体器件，还包括栅极，其与所述鳍和所述突出结构相交。9. 一种半导体器件，包括： 突出结构，其具有第一斜面和第二斜面； 第一槽，其与所述第一斜面相连并限定了鳍；以及 第二槽，其与所述第二斜面相连， 其中，所述第二槽的侧壁的倾斜角与所述第二斜面的倾斜角相等，并且所述突出结构 的高度小于所述鳍的高度。10. 根据权利要求9所述的半导体器件，其中，所述第一斜面具有第一倾斜角并且所述 第二斜面具有第二倾斜角，并且 其中，所述第二倾斜角大于所述第一倾斜角。11. 根据权利要求9所述的半导体器件，其中，所述鳍在第一方向上纵长地延伸并且所 述突出结构在所述第一方向上纵长地延伸。12. 根据权利要求9所述的半导体器件，还包括栅极，其与所述鳍和所述突出结构相交。13. -种半导体器件，包括： 有源区，其在第一方向上延伸并且被限定在第一槽和第二槽的相对面上，其中，所述第 一槽和第二槽在所述第一方向上延伸并且具有第一深度； 在所述有源区中的鳍，其在所述第一方向上延伸并且其由第三槽和第四槽限定，其中， 所述第三槽和第四槽在所述第一方向上延伸并且具有小于所述第一深度的第二深度； 第一突出结构，其从所述第三槽的底部突出；以及 第二突出结构，其从所述第四槽的底部突出。14. 根据权利要求13所述的半导体器件，还包括场绝缘层，其填充所述第一槽的一部 分、所述第二槽的一部分、所述第三槽的一部分和所述第四槽的一部分。15. 根据权利要求13所述的半导体器件，其中，所述第一突出结构具有第一高度并且所 述第二突出结构具有与所述第一高度不同的第二高度。16. 根据权利要求13所述的半导体器件，其中，所述第一突出结构和所述第二突出结构 具有相同的高度。17. 根据权利要求13所述的半导体器件，其中，所述第一突出结构和第二突出结构彼此 不对称。18. 根据权利要求13所述的半导体器件，其中，所述第一突出结构和第二突出结构低于 所述场绝缘层的表面。19. 根据权利要求13所述的半导体器件，其中，所述第一突出结构位于所述第一槽和所 述第三槽之间的边界处， 其中，所述第二突出结构位于所述第二槽和所述第四槽之间的边界处。20. 根据权利要求13所述的半导体器件，其中，所述第一突出结构在所述第一槽的一侧 具有第一斜面并且在所述第三槽的一侧具有第二斜面， 其中，所述第一斜面具有第一倾斜角并且所述第二斜面具有与所述第一倾斜角不同的 第二倾斜角。
【文档编号】H01L29/06GK105870161SQ201510994278
【公开日】2016年8月17日
【申请日】2015年12月25日
【发明人】刘庭均, 成石铉
【申请人】三星电子株式会社