半导体器件和具有包括热生长部分和沉积部分的场电介质的沟槽场板场效应晶体管的制作方法
【专利摘要】本发明涉及半导体器件和具有包括热生长部分和沉积部分的场电介质的沟槽场板场效应晶体管。其中，半导体器件包括补偿结构(190)，该补偿结构(190)从第一表面(101)延伸到半导体部分(100)中。半导体部分(100)的在补偿结构(190)中相邻的补偿结构之间的部分形成半导体台面(170)。将补偿结构(190)中的场电极(165)与半导体部分(100)分隔开的场电介质(161)包括热生长部分(161a)，热生长部分(161a)直接邻接半导体部分(100)。场电介质(161)的非完全致密的沉积部分(161b)的密度比热生长部分(161a)的密度低。
【专利说明】
半导体器件和具有包括热生长部分和沉积部分的场电介质的沟槽场板场效应晶体管
【背景技术】
[0001]在沟槽场板FET(场效应晶体管)中，导电场板的部分被掩埋在延伸到漂移区中的沟槽中。在阻断模式中，施加到场板的源极电势耗尽所掩埋的场板部分之间的漂移区的部分。横向耗尽机制允许在不失去电压阻断能力的情况下增大漂移区中的掺杂浓度。所增大的掺杂浓度反过来引起了减小的导通状态电阻RDSon。具有漂移区的所掩埋的场板部分的重叠的延伸量以及将所掩埋的场板部分与漂移区分隔开的场电介质的厚度和性质设置了沟槽场板FET的总的电压阻断能力。
[0002]期望提供具有高电压阻断能力的半导体器件和沟槽场板FET。
【发明内容】
[0003]通过独立权利要求的主题实现了该目的。从属权利要求涉及另外的实施例。
[0004]根据实施例，半导体器件包括从第一表面延伸到半导体部分中的补偿结构。半导体部分的在补偿结构中相邻的补偿结构之间的部分形成半导体台面。场电介质将补偿结构中的场电极与半导体部分分隔开。场电介质包括热生长部分以及非完全致密的沉积部分，热生长部分直接邻接半导体部分，非完全致密的沉积部分的密度(density)比热生长部分低。
[0005]根据实施例，一种沟槽场板场效应晶体管包括补偿结构，该补偿结构从第一表面延伸到半导体部分中。半导体部分的在补偿结构中相邻的补偿结构之间的部分形成半导体台面。场电介质将补偿结构中的场电极与半导体部分分隔开。场电介质包括热生长部分以及非完全致密的沉积部分，热生长部分直接邻接半导体部分，非完全致密的沉积部分的密度比热生长部分低。
[0006]在阅读了以下【具体实施方式】并浏览附图之后，本领域技术人员将认识到另外的特征和优点。
【附图说明】
[0007]包括附图以提供对本发明的进一步理解，并且附图被并入本说明书中并且组成了本说明书的部分。附图例示了本发明的实施例以及连同作为解释本发明的原理的描述。将容易意识到本发明的其它实施例和旨在的优点，因为通过参考以下详细描述，它们变得更能理解。
[0008]图1A是根据实施例的半导体器件的部分的示意性的垂直横截面视图，该实施例关于具有包括热生长部分和非完全致密的沉积部分的场电介质的沟槽场板FET。
[0009]图1B是根据实施例的沿着线B，C_B，C的图1A中的半导体器件的示意性水平横截面视图，该实施例指代带状补偿结构。
[0010]图1C是根据实施例的沿着线B，C_B，C的图1A中的半导体器件的示意性水平横截面视图，该实施例指代以平行的列的形式来布置的补偿结构。
[0011]图2A是根据实施例的半导体器件的部分的示意性的垂直横截面视图，该实施例包括直接连接的场电极。
[0012]图2B是根据实施例的沿着线B，C_B，C的图2A中的半导体器件的示意性水平横截面视图，该实施例指代带状的补偿结构。
[0013]图2C是根据实施例的沿着线B，C_B，C的图2A中的半导体器件的示意性水平横截面视图，该实施例指代以平行的列的形式来布置的补偿结构。
[0014]图2D是根据另一个实施例的半导体器件的晶体管单元场的示意性平面视图，该另一个实施例指代晶体管单元场中的带状的补偿结构和直接连接的场电极。
[0015]图3A是根据实施例的半导体器件的部分的示意性垂直横截面视图，该实施例指代在边缘区域中电连接并在每个补偿结构中分隔两个栅极段的场电极。
[0016]图3B是根据实施例的半导体器件的部分的示意性横截面视图，该实施例指代形成于具有两个栅极凸角的未分段的栅极电极下方的场电极。
[0017]图4是根据实施例的半导体器件的部分的示意性垂直横截面视图，该实施例指代具有热部分和非热部分的栅极电介质。
[0018]图5是根据实施例的半导体器件的部分的示意性垂直横截面视图，该实施例涉及场停止层和复合中心。
[0019]图6A是根据实施例的半导体器件的部分的示意性垂直横截面视图，该实施例涉及补偿结构外部的栅极电极。
[0020]图6B是根据实施例的沿着线B，C_B，C的图6A中的半导体器件部分的示意性水平横截面视图，该实施例涉及针状的场电极结构和连续的掩埋的栅极电极。
[0021]图6C是根据实施例的沿着线B，C_B，C的图6A中的半导体器件部分的示意性水平横截面视图，该实施例涉及针状的场电极结构和中断的掩埋的栅极电极。
[0022]图7A是在形成场电介质的热生长部分之后的、根据另外的实施例的用于例示制造半导体器件的方法的半导体衬底的部分的示意性横截面视图。
[0023]图7B是在沉积场电介质的沉积部分并形成场电极之后的、图7A中的半导体衬底部分的示意性横截面视图。
[0024]图7C是在使场电介质凹陷以用于形成栅极袋状物之后的、图7B中的半导体衬底部分的示意性垂直横截面视图。
[0025]图7D是在形成栅极电极之后的、图7C中的半导体衬底部分的示意性垂直横截面视图。
【具体实施方式】
[0026]在以下【具体实施方式】中，对附图进行了参考，附图形成了本文的部分并且其中，通过例示的方式示出了其中可以实施本发明的【具体实施方式】。应当理解，可以利用其它实施例并且在不脱离本发明的范围的情况下可以作出结构改变或逻辑改变。例如，针对一个实施例所例示的或者所描述的特征可以用于其它实施例或者可以结合其它实施例使用，以产生另外的实施例。旨在本发明包括这些修改和变型。使用特定语言描述了这些示例，这些语言不应当被解释为限制所附权利要求的范围。附图并不是按比例的，而是仅仅用于例示性的目的。如果没有另外说明，则在不同的附图中用相同的附图标记来标识对应的元件。
[0027]术语“具有”、“包含”、“包括”、“含有”等等是开放的，并且这些术语指示出现了所陈述的结构、元件或特征，但并不排除另外的元件或特征。冠词“一”、“一个”以及“该”指代包括复数和单数，除非上下文另外明确指示。
[0028 ]术语“电连接”描述了在电连接的元件之间的永久的低欧姆连接，例如所涉及的元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括适于信号传输的一个或多个中间元件可以提供在电耦合的元件(例如，可控制为临时提供第一状态中的低欧姆连接以及第二状态中的高欧姆电去耦的元件)之间。
[0029]附图通过紧挨着掺杂类型“η”或“ρ”指示或“+”来例示了相对掺杂浓度。例如，“η_”表示低于“η”掺杂区域的掺杂浓度的掺杂浓度，而“η+”掺杂区域具有高于“η”掺杂区域的掺杂浓度。相同的相对掺杂浓度的掺杂区域并不必须具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区域可具有相同的或不同的绝对掺杂浓度。
[0030]图1A至图1C指代包括多个相同的晶体管单元TC的半导体器件500。半导体器件500可以是IGFET(绝缘栅场效应晶体管)或者可以包括IGFET，例如包括具有金属栅极的FET和具有非金属栅极的FET的通常意义上的功率MOSFET(金属氧化物半导体FET)。例如，半导体器件500是沟槽场板FET或集成了沟槽场板FET的晶体管单元和低电压晶体管单元两者的智能FET，例如，CMOS(互补型金属氧化物半导体)技术中的逻辑电路和/或驱动器电路。根据其它实施例，半导体器件500可以是IGBT(绝缘栅双极型晶体管)或MCD(M0S受控二极管)。
[0031 ] 半导体器件500基于来自诸如娃(Si)之类的晶体半导体材料的半导体部分100。
[0032]在前侧，半导体部分100具有第一表面101，该第一表面101可以大致是平面的或者其可以由共面的表面部分所跨越的平面来定义。在半导体部分100的背部，平面的第二表面102与第一表面101平行。第一表面101与第二表面102之间的距离与半导体器件500的电压阻断能力相关，并可以是至少40μπι。根据其它实施例，距离可以在几百μπι的范围内。倾斜至第一表面101和第二表面102的外表面连接第一表面101和第二表面102。
[0033]在与横截平面垂直的平面中，半导体部分100可具有矩形形状，该矩形形状具有几毫米的边缘长度。第一表面101的法线定义了垂直方向，并且与垂直方向正交的方向是水平方向。
[0034]晶体管单元TC是具有绝缘栅的场效应晶体管单元，并对在垂直方向上在第一表面101与第二表面102之间流动的负载电流进行控制。晶体管单元TC的源极电极可以在半导体器件500的前侧电连接到第一负载电极310。第一负载电极310可以形成第一负载端子LI，或者可以电连接到或电耦合到第一负载端子LI。晶体管单元TC的漏极电极可以在半导体器件500的背部电连接到第二负载电极320。第二负载电极320可以形成第二负载端子L2或者可以电耦合或电连接到第二负载端子L2。晶体管单元TC的栅极电极电连接或电耦合到栅极端子G ο
[0035]半导体部分100包括漏极结构120，其作为晶体管单元TC的漏极电极是有效的，并且其电连接到第二负载电极320。漏极结构120包括漂移区121，其中，掺杂浓度可以逐渐或同步增加，或者至少在其垂直延伸的部分中随着至第一表面101的距离增加而减小。根据其它实施例，漂移区121中的掺杂浓度可以是大致上一致的。漂移区121中的平均掺杂浓度可以在lE15cm—3与lE17cm—3之间，例如在从5E15cm—3到5E16cm—3的范围内。
[0036]漏极结构120还包括接触部129，其可以是重掺杂的基部衬底或重掺杂层。沿着第二表面102，接触部129中的掺杂浓度足够高以形成与直接邻接第二表面102的金属的欧姆接触。在半导体部分100是基于娃的情况下，在η型导电接触部129中，沿着第二表面102的掺杂浓度可以是至少lE18cm—3，例如至少5E19cm—3。在ρ型导电接触部129中，掺杂浓度可以是至少lE16cm—3，例如至少5E17cm—3。
[0037]接触部129可以直接邻接漂移区121。根据其它实施例，另外的层可以被夹在漂移区121与接触部129之间。
[0038]漂移区121包括形成在补偿结构190与接触部129之间的半导体部分100的部分中的连续的漂移区部分121a，其中，补偿结构190从第一表面101延伸到半导体部分100中。半导体部分100在补偿结构190之间的部分形成了半导体台面170，其包括漂移区121的台面部分121b。台面部分121b直接邻接连续的漂移区部分121a，并形成具有主体区115的第一 pn结pnl，该主体区115在相邻的补偿结构190之间的半导体台面170中延伸。主体区115形成具有源极区110的第二pn结pn2，源极区110夹在第一表面1I与主体区115之间。
[0039 ] 在η沟道沟槽场板FET中，主体区115是ρ掺杂的，并且源极区110和漂移区121是η掺杂的。P沟道沟槽场板FET包括η掺杂的主体区115和ρ掺杂的源极区110以及ρ掺杂的漂移区121。
[0040]补偿结构190可以具有大致上垂直的侧壁或者可以以到第一表面101的渐增的距离稍稍成锥形(taper)，例如，以相对于垂直方向大约为I度的锥角。补偿结构190的侧壁可以是直的或者稍稍凸出。补偿结构190朝向第二表面102的端部可以包括与第一表面101平行的平坦部分，或者可以是弯曲的，例如大致是半圆形的。
[0041 ] 补偿结构190在第一表面101处的平均宽度wl的范围可以从0.2μπι到ΙΟμπι，例如，从Ιμπι到4μηι。补偿结构190的垂直延伸量￥1可以在从0.5口111到3(^1]1的范围内，例如，在从3μηι到I Ομπι的范围内。补偿结构190的中心至中心的距离(节距)ρ I可以在从0.5μηι到I Ομπι的范围内，例如，从1.5μηι至Ij5ym的范围内。
[0042]如图1B中例示出的，补偿结构190可以是沿着水平方向以由节距pi和水平延伸量wl给出的到彼此的距离而延伸的条带。
[0043]图1C指代具有沿着列彼此分隔开的补偿结构190的实施例，以使得沿着每列形成多个相同的补偿结构190。如例示出的，可以以列和行的形式类似于矩阵地布置圆点形状的补偿结构190。根据其它实施例，奇数列中的补偿结构190可以被移动到偶数列中的补偿结构190，例如，移动半个节距ρ I。
[0044]补偿结构190的水平横截面可以是细长的，其中，第二水平尺寸超过第一水平尺寸至少20%，例如，至少50%。例如，横截面可以是椭圆形的、卵形的或者分别具有或不具有圆形角或斜角的扭曲的多边形。
[0045]根据实施例，补偿结构190可以是针状的(针形的)，其中，第二水平尺寸超过与第二水平尺寸正交的第一水平尺寸最多500%，并且垂直延伸量Vl超过第二水平尺寸。例如，第二水平尺寸超过第一水平尺寸最多100%，并且垂直延伸量Vl超过第二水平尺寸至少100%。
[0046]第一水平尺寸和第二水平尺寸可以是大致上相同的，并且补偿结构190的横截面可以是旋转对称的，并且在旋转小于360度的至少一个旋转角度之后看起来是相同的。例如，横截面是正多边形，例如分别具有或不具有圆形角或斜角的八边形、六边形或正方形。根据另一个实施例，补偿结构190的横截面是圆形。
[0047]补偿结构190可以包括栅极电极155的部分以及将栅极电极155与主体区115分隔开的栅极电介质151。栅极电极155可以嵌入在补偿结构190中。根据其它实施例，栅极电极155的部分通过半导体台面170的第一台面部分与补偿结构190分隔开，其中，第一台面部分包括源极区110以及主体区115。栅极电极155包括重掺杂多晶硅材料和/或包含金属的材料，或者由重掺杂多晶硅材料和/或包含金属的材料组成。
[0048]栅极电极151可以包括由半导体部分100的半导体材料的热氧化和/或氮化得到的热部分，或者由该热部分组成，热部分例如为，半导体氮化物层、半导体氧化物层或半导体氮氧化物层。除了热部分，栅极电介质151还可以包括电介质材料的一个或多个另外的层，电介质材料例如为沉积的半导体氧化物，例如，诸如通过在LPCVD(低压化学气相沉积)、APCVD (常压化学气相沉积)或PECVD (等离子体增强化学气相沉积)中使用TEOS (正硅酸乙酯)作为前体材料、在通常为大约500摄氏度或低于500摄氏度的沉积温度下进行处理所形成的硅氧化物之类的沉积的硅氧化物。
[0049]栅极电介质151将栅极电介质155容性地耦合至主体区115。在直接邻接栅极电介质151的主体区115的沟道部中，施加到栅极端子G的电势可以累积少数电荷载流子，以便在晶体管单元TC的导通状态下沿着栅极电介质151在源极区110与漂移区121之间形成导电沟道。
[0050]补偿结构190还包括场电极165和将场电极165与漂移区121分隔开的场电介质161。场电极165与栅极电极155分隔开，并且包括重掺杂多晶娃材料和/或包含金属的材料，或者由重掺杂多晶硅材料和/或包含金属的材料组成。
[0051 ]场电介质161嵌入了栅极电极155，栅极电极155在场电介质161的垂直投影上形成于第一表面101与场电介质161的外部之间。
[0052]场电介质161至少包括热生长部分161a和经沉积的但非完全致密的部分161b。热生长部分161a由半导体部分100的半导体材料的热氧化得到。非完全致密的沉积部分161b的密度比热生长部分161a低，并且其密度比如果通过适当的热处理(例如，通过在1100°摄氏度下退火30分钟)来使其完全致密将具有的密度低。场电介质161可以包括另外的层，例如，在非完全致密的部分16 Ib上的另外的氧化物部分。
[0053]热生长部分161a的厚度与场电介质的总厚度的平均比率为至少50%并且最多90%。根据实施例，平均比率为至少55%。例如，热生长部分161a的厚度为大约600nm，并且非完全致密的沉积部分161b的厚度为大约400nm。
[0054]根据实施例，热生长部分161a是热生长硅氧化物并具有大约2.27g/cm3的密度(体积质量密度)O折射率为1.46并且相对电容率为大约3.8至3.9。
[0055]非完全致密的沉积部分161b是通过沉积工艺(例如，LPCVD、APCVD、或PECVD)获得的硅氧化物层，其中，在沉积之后，沉积的硅氧化物并未在热处理中在1100 °C或高于1100 °c下致密，而是在最高1050°c的温度下致密。在该上下文中，术语“非完全”或者“非完整”涉及完整的沉积部分161b在其整个延伸量和厚度上的内部结构。
[0056]非完全致密的沉积部分161b的密度比热生长部分161a低，并且其密度比完全致密的沉积的氧化物低，其中，沉积的氧化物被定义为在1100 °C下热处理30分钟之后完全致密。
[0057]根据实施例，沉积部分161b的密度最多为完全致密的沉积氧化物的密度的98%，例如，最多97 %。
[0058]热生长硅氧化物在常规的硅晶体上生长，而不涉及其它元件。硅氧化物高度有序地生长并且体积质量密度相当高。另一方面，就在沉积之后，由LPCVD、APCVD、或者PECVD得到的沉积的硅氧化物(“CVD氧化物”)是无定形的，或者仅示出稀疏的分子顺序，是多孔的并通常包含诸如氢(例如，以S1-(OH)键)之类的前体材料的其它成分。就在沉积之后，沉积部分的密度取决于前体材料和处理条件。
[0059]热生长部分161a与非完全致密的沉积部分161b之间的密度上的差异引起了不同的蚀刻电阻和蚀刻率。例如，在包含缓冲氢氟酸(例如，33wt.%氟化铵NH4F和4.15wt.%的氢氟酸HF的大约8:1混合物)的蚀刻溶液中，非完全致密的沉积部分161b与完全致密的沉积的硅氧化物之间的蚀刻选择性在从2:1到4:1的范围内，例如，在2:1与3:1之间。
[0060]通常，完全致密的沉积的硅氧化物关于密度、含氢量和蚀刻电阻都高度近似于热生长的硅氧化物。根据实施例，在包含具有33wt.%氟化铵NH4F和4.15wt.%的氢氟酸HF的缓冲氢氟酸的蚀刻溶液中，非完全致密的沉积部分161b与热生长部分161a之间的蚀刻选择性在从2:1到4:1的范围内，例如，在2:1与3:1之间。
[0061]非完全致密的沉积部分161b中的含氢量高于热生长部分161a中的含氢量，并高于完全致密的沉积的硅氧化物层中的含氢量，但低于就在沉积之后的硅氧化物层中的含氢量。
[0062]由于较低的密度，因此通过非完全致密的沉积部分161b引入到半导体部分100中的机械应力与通过热生长部分161a引入到半导体部分100中的机械应力相反。
[0063]包括非完全致密的电介质部161b的多层场电介质161显著减小了半导体晶圆的应力引入的弯曲，在该半导体晶圆上制造多个相同的半导体器件500。
[0064]在生产线中，晶圆弯曲仅仅可被接受到某个角度。晶圆弯曲的角度随着场电介质161的厚度的增加而加大，这将机械应力引入到周围的半导体材料中，并具有补偿结构190的增加的垂直延伸量vl。
[0065]包括非完全致密的沉积部分161a的多层场电介质161允许增大补偿结构190的垂直延伸量Vl并允许较厚的场电介质161，而不需要使晶圆弯曲加大至超过可容许的角度。因此，具有非完全致密的沉积部分161b的多层场电介质161允许延伸除了用于较高阻断能力的半导体器件500以外的沟槽场板的应用。
[0066]此外，高度共形的沉积部分16Ib对热生长部分16 Ia中的厚度变化进行补偿。
[0067]图2A至图2B涉及具有直接连接的场电极165的实施例。
[0068]半导体器件500可以是沟槽场板FET，其中，第一负载电极310可以形成源极端子S或者可以电耦合到或电连接到源极端子S，并且第二负载电极320(其直接邻接第二表面102)可以形成漏极端子D或者可以电连接到漏极端子D。
[0069]第一负载电极310和第二负载电极320中的每一个电极都可以由作为主成分的铝(Al )、铜(Cu)、或者招或铜的合金(例如，AlS1、AlCu或AlSiCu)组成，或者包含招、铜、或者招或铜的合金。根据其它实施例，第一负载电极310和第二负载电极320中的至少一个电极可以包含作为主成分的镍(Ni)、锡(Sn)、钛(Ti)、钨(W)、钽(Ta)、钒(V)、银(Ag)、金(Au)、铂(Pt)、和/或钯(Pd)。例如，第一负载电极310和第二负载电极320中的至少一个电极可以包括两个或多个子层，其中，每个子层都包含作为主成分的N1、Sn、T1、V、Ag、Au、Pt、W、以及Pd中的一个或多个，例如，二氧化硅、氮化物和/或合金。
[0070]根据例示出的实施例，第一负载电极310包括来自过渡的氮化物的导电界面层311，例如，具有若干纳米的厚度的氮化钛。具有至少1nm厚度的钨层312覆盖导电界面层311。主部分316可以由铜或铝或者它们的组合构成。
[0071 ]层间电介质210可以将栅极电介质155与第一负载电极310分隔开。层间电介质210可以包括来自硅氧化物、硅氮化物、硅氮氧化物、掺杂或未掺杂的硅酸玻璃(举例来说，例如BSG(硼硅酸玻璃)、PSG(磷硅酸玻璃)或BPSG(硼磷硅酸玻璃))的一个或多个电介质层211、212。
[0072]接触结构315a、315b延伸通过层间电介质210中的开口部，并将第一负载电极310与场电极165以及与晶体管单元TC的源极区110和主体区115电连接。
[0073]接触结构315a、315b可以包括一个或多个导电界面层311，该导电界面层311包含过渡金属，例如钛(Ti)或钽(Ta)，例如钛氮化物层。接触结构315、315b还可以包括钨层312。
[0074]如图2A中例示出的，在每个补偿结构190中，可以在形成于场电极165的相对侧上的栅极电极155的段或部分之间获得场电极165。例如，场电极165可以向上延伸到与第一表面101共面的平面。根据例示出的实施例，场板接触结构315b向下延伸到每个补偿结构190中的场电极165。
[0075]如图2B中例示出的，在带状的补偿结构190中，每个补偿结构190都包括在相对侧上的栅极电极155的两个段。从第一负载电极310延伸到场电极165的场电极165的部分或者场板接触结构315b穿过栅极电极155的两个段之间的间隙，其中，中间电介质145被夹在一侧处的栅极电极155与另一侧处的场电极165和场板接触结构315b的组合之间。
[0076]沟槽场板接触结构315b可以沿着补偿结构190的几乎完整的纵向延伸而延伸，以使得场电极165的每个水平部分都具有与第一负载电极310的直接的、垂直的电连接。
[0077]对于如图2C中例示出的针状的补偿结构190，在每个补偿结构190中，栅极电极155包围场电极165和/或在第一负载电极310与场电极165之间延伸的相应的沟槽场板接触结构315b。每个场电极部165都具有与第一负载电极310的直接的垂直连接。
[0078]在传统的布局中，场电极165通常仅在有源的晶体管单元场外部的连接区域中连接到第一负载电极310，以使得沿着带状的补偿结构190的纵向延伸可能发生显著的压降。当传统的沟槽场板FET导通或关断时，输出容量被放电并再充电，并且输出容量的充电电流沿着场电极165的纵向方向流动。通过提高切换速度，场电极165的电阻率变得更加有效，以使得可能已经在接近于边缘的晶体管单元场的区域中完成卸载和/或加载或放电/充电过程，而在接近于中央的区域中，输出容量的电荷变化尚未发生。如果在这个时间，跨半导体器件500的电压足够高，则在充电过程仍然在过程中的情况下可能发生动态雪崩。动态雪崩增加了切换损耗并还可能导致半导体器件500的致命破坏。相比之下，场电极165的所有部分与第一负载电极310之间的直接垂直连接避免了任何跨补偿结构190的纵轴的任何压降，减少了切换损失并提高了半导体器件500的雪崩强度。
[0079]图2D示出了包括有源场600的半导体器件500的部分。有源场600包括有源晶体管单元场610和围绕晶体管单元场610的连接区域690。带状的补偿结构190延伸通过晶体管单元场610并延伸到连接区域690的邻接部分中。在连接区域690中，栅极接触部315延伸通过层间电介质，向下延伸到每个补偿结构190的栅极电极部分的两个段，并将栅极电极与栅极导体330电连接。
[0080]形成第一负载电极310的源极金属形成于在半导体器件500的第一侧与栅极导体330并行的晶体管单元场610的垂直投影中。带状的沟槽场板接触结构315b将源极金属与补偿结构190中的场电极的部分电连接。带状的沟槽场板接触结构315b可以是延伸通过晶体管单元场610的至少较大部分的连续结构。根据其它实施例，多个分隔开的沟槽场板接触结构315b可以被分配给有源晶体管单元场610内的每个单独的补偿结构190。
[0081]图3A指代具有在晶体管单元场610的外部的连接区域中电连接到第一负载电极310的场电极165的实施例。在晶体管单元场690内，场电极165可以延伸到或者几乎延伸到第一表面101，并且每个补偿结构190都可以包括在中间的场电极165的相对侧上的两个栅极电极段。将栅极与场电极155、165分隔开的中间电介质145可以由构成场电介质161的电介质结构的部分构成。对于另外的细节，对图1A至图2C的描述进行了参考。
[0082]图3B指代具有在至第一表面101的距离中所形成的场电极的实施例。在每个补偿结构190中，通过在场电极165的垂直投影中的打薄部分来连接相对侧上的两个栅极凸角，并且栅极凸角在每个补偿结构190中形成一个连续的栅极电极155。可以通过对场电极165的部分的氧化来形成中间电介质145。
[0083]图4示出了具有栅极电极151的半导体器件500，栅极电极151由热部分151a(例如，来自热生长的硅氧化物)和非热部分151 b (例如沉积的硅氧化物)组成，或者包括热部分151a和非热部分151b。栅极电介质151可以包括形成在与热部分151a相对的非热部分151b的一侧上的另外的热部分。可以在低于1000°C的温度下生长热部分151a，以保留先前形成的场电介质161的非完全致密的沉积部分161b的特性。非热部分151b可以是高度共形的，以便对热部分151a的厚度变化进行补偿。非热部分151b是非完全致密的，并可以具有比热部分151a低的密度，以及比基于TEOS的完全致密的沉积的硅氧化物低的密度。尽管热生长部分151a可能示出了沿着边缘的厚度变化(例如，沿着朝向场电介质161的较低边缘的薄的部分)，但非热部分151b具有高度一致的层厚度并对热部分151a的厚度变化进行补偿。
[0084]栅极电极155的部分的水平宽度x2可以大致上等于或稍小于场电介质161的非完全致密的沉积部分161b的宽度xl，以使得栅极电极155和栅极电介质151可以形成于凹陷中，通过相对于热生长部分161a选择性地蚀刻非完全致密的部分161b来形成凹陷。关于另外的细节，对先前附图的描述进行了引用。
[0085]在图5中的半导体器件500中，漏极结构120包括夹在漂移区121与接触部129之间的、并与漂移区121a形成单极型同质结的场停止层128。场停止层128中的平均掺杂浓度可以是漂移区121中的平均杂质浓度的至少两倍，并可以是接触部129中的最大掺杂浓度的最多五分之一。在雪崩事件的情况下，电场可以延伸到场停止层128中并防止或延迟电场强度在第二负载电极320的侧边处的局部增加。场停止层的垂直延伸量可以是大约5μπι，并且平均掺杂浓度可以在从5E15cm—3到5E17cm—3的范围内，例如大约5E16cnf3。
[0086]替代地或另外地，半导体部分100可以包括用于降低漂移区121中的电荷载流子的寿命的金属的复合中心195。复合中心195可以是铂原子。当半导体器件500从传导主体二极管模式改变到阻断模式时，复合中心165减少了必须从半导体部分100放电的电荷载流子的数量。
[0087]如参照先前的附图所描述的，栅极电极155可以形成于场电介质165的凹陷中。以下的图6A至图6C指代具有在至补偿结构190的水平距离中形成的栅极电极155的半导体器件 500。
[0088]如图6A中例示出的，半导体台面170的第一台面部分171将包括栅极电极150和栅极电介质151的栅极结构150与补偿结构190分隔开，其中，第一台面部分171包括源极区110和主体区115。接触结构315将场电极165、源极区110和主体区115与第一负载电极310电连接。至于另外的细节，对先前附图的描述进行了引用。
[0089]栅极结构150和补偿结构190两者都可以是带状的并且彼此平行布置。根据另一个实施例，栅极结构150可以是带状的或者可以包括沿着直的栅极线所布置的掩埋的栅极段，然而补偿结构190是针状补偿结构，该针状补偿结构被布置在平行于针状的栅极结构150或栅极线的补偿线中。
[0090]图6B示出了以列和行的形式并且以格状的、连续的栅极结构150的网格的形式来类似于矩阵地布置的针状的补偿结构190。根据另一个实施例，针状的补偿结构190可以被布置为列，其中，奇数补偿列中的补偿结构190沿着补偿列被移动至偶数补偿列中的补偿结构中央至中央距离的一半。栅极结构150是掩埋的并连续的结构。
[0091]在图6C中，栅极结构150是中断的，并且包括沿着平行的第一栅极线和(例如，正交地)跨第一栅极线的平行的第二栅极所布置的多个分隔开的栅极段150a。可以包括源极区110的部分和主体区115的部分的第二台面部分172将邻近的栅极段150a彼此分隔开。
[0092]图7A至图7D指代诸如如上面所描述的沟槽场板FET之类的半导体器件500的制造，其中，多个相同的半导体器件形成在共同的半导体衬底500a上。
[0093]半导体衬底500a可以是晶圆，例如单晶娃晶圆。在例示出的部分的外部，半导体衬底500a可以包括另外的掺杂和未掺杂的部分、外延半导体层和先前制造的绝缘结构。
[0094]半导体衬底500a可以包括半导体层100a，其可以例如通过在基础衬底上的外延生长来形成。将沟槽190a从主表面10a引入到半导体衬底500a中，例如，通过反应离子蚀刻。通过热氧化，在半导体衬底500a的前侧形成热生长层161x。
[0095]图7A示出了可具有大致上垂直的侧壁的沟槽190a。沟槽190a可具有范围从Ιμπι到45μπι的深度，例如，从3μπι到12μ??。根据实施例，沟槽的深度大约为9μπι。沟槽190a可以以从大约Ιμπι到ΙΟμπι(例如从3.5μηι到4.5μηι)的节距均勾地间隔开。沟槽190a的宽度的范围可以从
0.5μηι 到 5μηι，例如从2.5μηι 到 3.5μηι。
[0096]热生长层161χ使沟槽190a排成一行，并且覆盖沟槽190a之间的半导体层10a的主表面1la的部分。
[0097]例如使用硅烷SH4、TE0S、或TEOS与臭氧组合作为前体材料来通过LPCVD、APCVD或PECVD沉积硅氧化物。在沉积的层16Iy的沉积期间以及沉积之后，在低于1050°C (例如，在900 0C与1025 °C之间)的温度下进行的热处理可以将所沉积的硅氧化物致密到某种程度，但是小于其在1100 °C下的30分钟的热处理中所致密的程度。在所有的以下处理步骤期间，应用于半导体衬底500a的温度被保持在低于已经使沉积的层161y致密的温度之下。
[0098]导电材料(例如重掺杂的多晶硅)沉积在半导体衬底500a上，以填充沟槽190a。可以使所沉积的导电材料凹陷，以便在沟槽190a内形成场电极165。
[0099]图7B例示了填充有导电材料以形成场电极165、热生长层161x以及将场电极165与半导体层10a分隔开的沉积的层161y的沟槽190a。所暴露的回蚀的导电材料的边缘可以大致上与主表面1la齐平。
[0100]可以设置牺牲材料，以填充导电材料上方的产生的间隙。随后，可以将半导体衬底500a至少平面化到第一表面101，其中，热生长的以及在沟槽190a中的沉积层161x、161y的部分形成场电介质161。掩模层可以设置在平面化的主表面1la上，并且可以通过光刻来进行图案化，以形成具有暴露场电介质161的外部部分的开口部712的蚀刻掩模710，其中，夕卜部部分直接邻接半导体10a的在相邻的沟槽190a之间的部分。外部部分可以从垂直边缘在半导体层10a与场电介质161之间延伸到至少200nm，例如，大约350nm，延伸到对应的场电极165的方向中。蚀刻掩模710覆盖场电极165和直接邻接场电极165的场电介质161的另外的部分。使用蚀刻掩模710，场电介质161的材料相对于半导体层I OOa的半导体材料选择性地凹陷。
[0101]图7C示出了覆盖包括场电极165和场电介质161的补偿结构190的中央部分的蚀刻掩模710。包括热生长部分161a和非完全致密的沉积部分161b的场电介质161的总厚度的范围可以从0.7μπι到2.Ομ??，例如从0.9μπι到1.2μπι。蚀刻掩模710的材料具有与场电介质161和半导体层I OOa的一种或多种材料的蚀刻特性不同的蚀刻特性。蚀刻掩模710中的开口部712暴露了直接邻接由相邻的补偿结构190之间的半导体层10a的部分构成的半导体台面170的补偿结构190的外部部分。在补偿结构190的外周边中，袋状物714延伸到场电介质161的周边部分中。举例来说，袋状物814可以具有200nm至Ιμπι(例如600nm)的垂直延伸量v2，以及大约200nm至600nm(例如，300nm至500nm)的宽度w2。
[0102]根据另一个实施例，可以通过在没有覆盖热生长部分161a的掩模的情况下、选择性地使非完全致密的沉积部分161b相对于热生长部分161a和半导体层10a凹陷的蚀刻来形成袋状物714。
[0103]可以去除蚀刻掩模710，并且可以通过热氧化、通过沉积电介质材料、或者通过两者的组合来形成栅极电介质151。
[0104]根据实施例，可以通过在低于1000°C或等于1000°C的温度下对半导体层10a的材料进行热氧化来形成栅极电介质151的热部分。随后，可以通过LPCVD、APCVD、或PECVD来形成栅极电介质151的非热部分，其中，使用例如TEOS作为前体材料来沉积硅氧化物。沉积导电材料，其填充袋状物714中的剩余空间。
[0105]图7D示出了由袋状物714中的沉积的导电材料得到的栅极电极155以及将栅极电极155与半导体层10a绝缘的栅极电介质151。导电材料可以是高度掺杂的多晶硅。根据另一个实施例，栅极电极155由一个或多个金属结构(例如，氮化钛(TiN)界面层和/或钨(W)的填充层)组成或者包括一个或多个金属结构。
[0106]尽管本文中已经例示并描述了具体的实施例，但本领域普通技术人员将意识到，在不脱离本发明的范围的情况下，多种替代的和/或等同的实施方式可以代替所示出和描述的具体实施例。本申请旨在覆盖本文中所讨论的具体实施例的适应或变型。因此，旨在仅由权利要求及其等同形式来限定本发明。
【主权项】
1.一种半导体器件，包括: 补偿结构(190)，所述补偿结构(190)从第一表面(101)延伸到半导体部分(100)中，其中，所述半导体部分(100)的在所述补偿结构(190)中的相邻补偿结构之间的部分形成半导体台面(170);以及 场电极(165)，所述场电极(165)位于所述补偿结构(190)中，其中，将所述场电极(165)与所述半导体部分(100)分隔开的场电介质(161)包括热生长部分(161a)以及非完全致密的沉积部分(161b)，所述热生长部分(161a)直接邻接所述半导体部分(100)，所述非完全致密的沉积部分(161 b)的密度比所述热生长部分(161 a)的密度低。2.根据权利要求1所述的半导体器件，其中， 所述热生长部分(161a)是热硅氧化物。3.根据权利要求1或2所述的半导体器件，其中， 所述非完全致密的沉积部分(161b)是基于使用正硅酸乙酯作为前体材料的沉积工艺的硅氧化物。4.根据权利要求1至3所述的半导体器件，其中， 所述非完全致密的沉积部分(161b)的密度比其在1100°摄氏度下退火30分钟之后的密度低。5.根据权利要求1至4所述的半导体器件，其中， 所述非完全致密的沉积部分(161b)的密度等于或低于其在1050°摄氏度下退火30分钟之后的密度。6.根据权利要求1至5所述的半导体器件，其中， 在包含33wt.%的氟化铵NH4F和4.15wt.%的氢氟酸的混合物的蚀刻溶液中，在所述非完全致密的沉积部分(161b)与所述热生长部分(161a)之间的蚀刻选择性在(2:1)与(4:1)之间。7.根据权利要求1至6所述的半导体器件，其中， 在包含33wt.%的氟化铵NH4F和4.15wt.%的氢氟酸的混合物的蚀刻溶液中，在所述非完全致密的沉积部分(161b)与基于正硅酸乙酯作为前体材料的完全致密的沉积的硅氧化物之间的蚀刻选择性在(2:1)与(4:1)之间。8.根据权利要求1至7所述的半导体器件，其中， 由所述非完全致密的沉积部分(161b)引入到所述半导体部分(100)中的机械应力的方向与由所述热生长部分(161a)引入到所述半导体部分(100)中的机械应力的方向相反。9.根据权利要求1至8所述的半导体器件，其中， 所述热生长部分(161a)的平均厚度与所述非完全致密的沉积部分(161b)的平均厚度的比率最小为I: I并且最大为9:1。10.根据权利要求1至9所述的半导体器件，还包括: 栅极结构(150)，所述栅极结构(150)包括栅极电极(155)，其中，栅极电介质(151)将所述栅极电极(155)与所述半导体台面(170)分隔开，其中，所述半导体台面(170)的第一台面部分(171)将所述栅极结构(150)与所述补偿结构(190)分隔开。11.根据权利要求1至9所述的半导体器件，还包括: 栅极电极(155)，所述栅极电极位于所述补偿结构(190)中，其中，栅极电介质(151)将所述栅极电极(155)与所述半导体台面(170)分隔开，并且中间电介质(145)分隔开所述栅极电极(155)和所述场电极(165)。12.根据权利要求11所述的半导体器件，其中， 所述栅极电极(155)的宽度(x2)与所述热生长部分(161a)的宽度(xl)相对应。13.根据权利要求11和12所述的半导体器件，其中， 所述中间电介质(145)沿着与所述第一表面(101)平行的方向分隔开所述栅极和所述场电极(155,165)，并且在每个补偿结构(190)中，在中间的场电极(165)的相对侧上形成所述栅极电极(155)的两个段。14.根据权利要求11至13所述的半导体器件，其中， 所述栅极电介质(151)包括热部分(151a)和非完全致密的非热部分(151b)，所述热部分(151a)直接邻接所述半导体部分(100)，所述非完全致密的非热部分(151b)的密度比所述热生长部分(151a)的密度低。15.根据权利要求1至14所述的半导体器件，其中， 所述补偿结构(190)是在平行于所述第一表面(101)的方向上延伸的平行的条带。16.根据权利要求1至14所述的半导体器件，其中， 所述补偿结构(190)被布置为在平行于所述第一表面(101)的方向上延伸的列，并且所述列中的每个列都包括多个所述补偿结构(190)。17.根据权利要求1至14所述的半导体器件，还包括: 第一负载电极(310)和层间电介质(210)，所述层间电介质(210)直接邻接所述第一表面(101)并分隔开所述第一负载电极(310)和所述半导体部分(100)，以及 沟槽场板接触结构(315b)，所述沟槽场板接触结构(315)延伸穿过所述层间电介质(210)并位于同一补偿结构(190)的所述栅极电极(155)的两个段之间，并且所述沟槽场板接触结构(315)将所述第一负载电极(310)与所述场电极(165)电连接。18.根据权利要求1至17所述的半导体器件，其中， 所述第一负载电极(310)与所述场电极(165)电连接。19.根据权利要求1至18所述的半导体器件，还包括: 漂移区(121)，所述漂移区(121)形成于所述半导体部分(100)中，其中，所述漂移区(121)与形成于所述半导体台面(170)中的主体区(115)形成第一 pn结(pnl)，并且所述主体区(115)与所述半导体台面(170)中的源极区(110)形成第二 pn结(pn2)。20.根据权利要求19所述的半导体器件，还包括: 场停止区(128)，所述场停止区(128)形成于所述半导体部分(100)中，其中，所述场停止区(128)和所述漂移区(121)形成单极型同质结，并且所述场停止区(128)中的平均净掺杂浓度是所述漂移区(121)中的平均净掺杂浓度的至少两倍。21.根据权利要求19至20所述的半导体器件，其中， 所述漂移区(121)包含金属的复合中心(195)。22.一种沟槽场板场效应晶体管，包括: 补偿结构(190)，所述补偿结构(190)从第一表面(101)延伸到半导体部分(100)中，其中，所述半导体部分(100)的在所述补偿结构(190)中的相邻补偿结构(190)之间的部分形成半导体台面(170);以及 场电极(165)，所述场电极(165)位于所述补偿结构(190)中，其中，将所述场电极(165)与所述半导体部分(100)分隔开的场电介质(161)包括热生长部分(161a)和非完全致密的沉积部分(161b)，所述热生长部分直接邻接所述半导体部分(100)，所述非完全致密的沉积部分(161b)的密度比所述热生长部分(161a)的密度低。
【文档编号】H01L29/739GK106098626SQ201610230409
【公开日】2016年11月9日
【申请日】2016年4月14日 公开号201610230409.1, CN 106098626 A, CN 106098626A, CN 201610230409, CN-A-106098626, CN106098626 A, CN106098626A, CN201610230409, CN201610230409.1
【发明人】O·布兰克, M·克莱因丁斯特, S·克兰普, R·谢米尼克
【申请人】英飞凌科技奥地利有限公司