半导体器件及其制造方法与流程

文档序号:11235632阅读:1417来源:国知局
半导体器件及其制造方法与流程

相关申请的交叉引用

本申请主张于2016年3月4日提交的申请号为10-2016-0026537的韩国专利申请案的优先权,该案的全部内容通过引用其整体合并于此。

本公开的实施例总体而言涉及一种半导体器件及其制造方法,更具体地,涉及一种三维存储器件及其制造方法。



背景技术:

半导体器件可以包括储存数据的存储器件。存储器件可以包括存储单元。为了存储器件的高集成度,存储单元可以以三维来布置。以三维布置的存储单元可以耦接至彼此以不同高度布置的导电图案。可以用多种形状形成的狭缝贯穿导电图案。

上述狭缝可以彼此交叠。由于在狭缝相互交叠的区域或狭缝底部可能太靠近衬底的区域中的过刻蚀,衬底可能损坏。在此情况下,在狭缝底部残留的导电材料会导致衬底发生泄漏电流,使得可能降低半导体器件的操作可靠性。



技术实现要素:

各个实施例涉及一种能够改善半导体器件操作可靠性的半导体器件及其制造方法。

在本公开的一个方面中,提供一种半导体器件,包括:在管栅之上交替层叠的层间绝缘层和导电图案;第一狭缝和第二狭缝,所述第一狭缝和第二狭缝贯穿所述层间绝缘层和所述导电图案并且彼此交叉;刻蚀停止焊盘槽,与所述第一狭缝和所述第二狭缝的相交部分交叠,布置在管栅中,并且连接至所述第一狭缝或所述第二狭缝;以及狭缝绝缘层,填充所述第一狭缝、所述第二狭缝和所述刻蚀停止焊盘槽。

在本公开的一个方面中,提供一种用于半导体器件的制造方法,所述制造方法包括:形成管栅,在所述管栅中形成用刻蚀停止图案填充的刻蚀停止焊盘槽;在所述管栅之上交替地层叠第一材料层和第二材料层;形成第一狭缝,所述第一狭缝贯穿所述第一材料层和第二材料层并与所述刻蚀停止图案交叠;通过经由所述第一狭缝去除所述刻蚀停止图案来敞开所述刻蚀停止焊盘槽;形成第一狭缝绝缘层,所述第一狭缝绝缘层填充所述第一狭缝和所述刻蚀停止焊盘槽;以及形成贯穿所述第一材料层和第二材料层的第二狭缝,在所述第一狭缝和所述刻蚀停止焊盘槽的交叠部分中所述第二狭缝与所述第一狭缝交叉。

在本公开的一个方面中,提供一种用于半导体器件的制造方法,所述制造方法包括:形成管栅,在所述管栅中形成用刻蚀停止图案填充的刻蚀停止焊盘槽;在所述管栅之上交替地层叠第一材料层和第二材料层;形成第一狭缝,所述第一狭缝贯穿所述第一材料层和第二材料层并且与所述刻蚀停止图案交叠;在所述第一狭缝中形成第一狭缝绝缘层;形成贯穿所述第一材料层和第二材料层的第二狭缝,在所述第一狭缝和所述刻蚀停止焊盘槽的交叠部分中所述第二狭缝与所述第一狭缝相交;通过所述第二狭缝去除所述刻蚀停止图案;以及形成第二狭缝绝缘层,所述第二狭缝绝缘层填充所述第二狭缝和所述刻蚀停止焊盘槽。

附图说明

图1图示根据本公开的一个实施例的存储器件的单元区域和接触区域的视图。

图2图示根据本公开的一个实施例的存储器件的单元阵列的透视图。

图3a图示根据本公开的一个实施例的存储器件的布局的平面图。

图3b和图3c图示沿图3a中的线a-a’截取的各种结构的截面图。

图4a图示根据本公开的一个实施例的存储器件的布局的平面图。

图4b和图4c图示沿图4a中的线b-b’截取的各种结构的截面图。

图5a至图8c图示根据本公开的一个实施例的存储器件的制造方法的截面图。

图9至图10c图示根据本公开的一个实施例的存储器件的制造方法的截面图。

图11图示根据本公开的一个实施例的存储系统的配置图。

图12图示根据本公开的一个实施例的计算系统的配置图。

具体实施方式

提供实施例来向本公开所属领域的技术人员传达本公开的精神和范围。因此,本领域技术人员应理解,可以在不偏离在所附权利要求中所阐述的本公开的精神和范围的前提下,在形式和细节上作出各种改变。因此,本公开的技术范围不限于说明书的具体实施方式,而是由权利要求的范围来限定。

本公开提供一种改善其操作可靠性的半导体器件及其制造方法。

图1图示根据本公开的一实施例的存储器件的单元区域和接触区域的视图。

参见图1,根据本公开的一实施例的存储器件可以形成在衬底之上,所述衬底包括单元区域ca以及从单元区域ca沿第一方向i延伸的接触区域cta1和cta2。

单元阵列可以布置在单元区域ca上。该单元阵列可以包括存储块。存储块中的每一个可以包括存储单元。存储单元中的每一个可以存储一个或更多个比特位。存储单元可以通过沟道层串联连接以形成存储串。所述沟道层的一端可以连接至位线,所述沟道层的另一端可以连接至共源极线。所述沟道层可以被导电图案围绕,所述导电图案彼此间隔开且层叠在所述衬底上。所述导电图案可以连接至存储单元的栅极。导电图案可以沿第一方向i从单元区域ca的上部部分延伸至接触区域cta1和cta2的上部部分。导电图案可以在所述接触区域cta1和cta2的上部部分中形成阶梯结构。

在单元区域ca上形成的存储串可以以各种结构形成。例如,存储串可以形成为u型或w型。下文将参考图2来更详细描述所述存储串的结构。

导电图案的末端可以从单元区域ca延伸并且设置在接触区域cta1和cta2上。所述接触区域可以包括第一接触区域cta1和第二接触区域cta2,单元区域ca介于第一接触区域cta1和第二接触区域cta2之间。

图2图示根据本公开的一个实施例的存储器件的单元阵列的透视图。为便于描述,在图2中没有示出包括隧道绝缘层、数据储存层、阻挡绝缘层和层间绝缘层的多个绝缘层。

参见图2,根据本公开实施例的单元阵列可以包括沿着沟道层ch1和ch2中的每一个的延伸方向层叠的存储单元。沟道层ch1和ch2可以包括下沟道层ch1和上沟道层ch2。

下沟道层ch1可以包括下管道沟道层p_ch1以及从下管道沟道层p_ch1延伸的至少一对下沟道柱s_ch1和d_ch1。所述下沟道柱可以包括从下管道沟道层p_ch1的两端延伸的源极侧下沟道柱s_ch1和漏极侧下沟道柱d_ch1。

上沟道层ch2可以包括上管道沟道层p_ch2以及从上管道沟道层p_ch2延伸的至少一对上沟道柱s_ch2和d_ch2。所述上沟道柱可以包括从上管道沟道层p_ch2的两端延伸的源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2。

下沟道层ch1和上沟道层ch2中的每一个可以形成为管型半导体层,所述管型半导体层围绕着用绝缘材料填充的孔的中央区域。下沟道层ch1和上沟道层ch2中的每一个可以形成为从孔的表面到中央区域完全填充的掩埋型半导体层。该孔可以限定其上布置有下沟道层ch1或上沟道层ch2的区域。下沟道层ch1和上沟道层ch2中的每一个可以形成在混合有掩埋型和管型半导体层的结构中。尽管附图中未示出,但是下沟道层ch1和上沟道层ch2中的每一个的外壁可以由包括隧道绝缘层、存储层和电荷阻挡层的三层或更多层围绕。

下管道沟道层p_ch1和上管道沟道层p_ch2可以由管栅pg围绕。管栅pg可以由包括第一管道导电层pg1、第二管道导电层pg2和第三管道导电层pg3的层叠结构形成。

下管道沟道层p_ch1和上管道沟道层p_ch2可以被布置在管栅pg内部。更具体地,下管道沟道层p_ch1可以被设置在第一管道导电层pg1内部。下管道沟道层p_ch1可以被设置为填充在第一管道导电层pg1内形成的下管道槽pa1。下管道沟道层p_ch1可以用在第一管道导电层pg1上设置的第二管道导电层pg2来覆盖。上管道沟道层p_ch2可以设置在第二管道导电层pg2内。上管道沟道层p_ch2可以设置为填充在第二管道导电层pg2内部形成的上管道槽pa2。上管道沟道层p_ch2可以用在第二管道导电层pg2上设置的第三管道导电层pg3来覆盖。

第二管道导电层pg2和第三管道导电层pg3可以被源极侧下沟道柱s_ch1和漏极侧下沟道柱d_ch1贯穿。第三管道导电层pg3可以被源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2贯穿。

根据上述结构,下管道槽pa1和下管道沟道层p_ch1可以被布置在低于上管道槽pa2和上管道沟道层p_ch2的高度处。此外,下管道槽pa1和下管道沟道层p_ch1可以与上管道槽pa2和上管道沟道层p_ch2间隔开。

上管道沟道层p_ch2可以形成为短于下管道沟道层p_ch1,并且位于高于下管道沟道层p_ch1的位置处。比起在相同高度以相同水平长度形成的管道沟道层,根据本公开实施例的在不同高度处以不同水平长度形成的上管道沟道层p_ch2和下管道沟道层p_ch1可以被更加密集地布置。相应地,本公开的实施例可以改善存储器件的集成度。

管栅pg可以沿彼此交叉的第一方向i和第二方向ii延伸。源极侧下沟道柱s_ch1、漏极侧下沟道柱d_ch1、源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2中的每一个可以沿着与管栅pg表面垂直的第三方向iii延伸。

源极侧下沟道柱s_ch1的顶端和源极侧上沟道柱s_ch2的顶端可以连接至共源极线sl。漏极侧下沟道柱d_ch1的顶端和漏极侧上沟道柱d_ch2的顶端可以分别连接至与其相对应的位线bl。

位线bl和共源极线sl可以设置在包括管栅pg的结构的上部部分上。位线可以位于与共源极线sl不同的层上。例如,位线bl可以位于高于共源极线sl的位置处。共源极线sl可以沿第一方向i延伸,而位线bl可以沿第二方向ii延伸。

在管栅pg与共源极线sl和位线中的一个之间,导电图案s_cp和d_cp可以沿着第三方向iii层叠并间隔开。导电图案s_cp和d_cp可以被狭缝分离成漏极侧导电图案d_cp和源极侧导电图案s_cp。漏极侧导电图案d_cp和源极侧导电图案s_cp可以沿第一方向i延伸。

源极侧下沟道柱s_ch1和源极侧上沟道柱s_ch2可以穿过源极侧导电图案s_cp。源极侧导电图案s_cp可以被布置在管栅pg与共源极线sl之间,沿第三方向iii层叠并间隔开。源极侧导电图案s_cp可以包括源极侧字线s_wl以及在源极侧字线s_wl的上部部分上层叠的源极选择线ssl中的至少一层。

漏极侧下沟道柱d_ch1和漏极侧上沟道柱d_ch2可以穿过漏极侧导电图案d_cp。漏极侧导电图案d_cp可以被布置在管栅pg与位线bl之间,沿第三方向iii层叠并间隔开。漏极侧导电图案d_cp可以包括漏极侧字线d_wl,以及在漏极侧字线d_wl的上部部分上层叠的漏极选择线dsl的至少一层。漏极选择线dsl可以与漏极侧字线d_wl间隔开。

根据上述结构,管道晶体管可以形成在管栅pg和下沟道层ch1的相交部分或形成在管栅pg和上沟道层ch2的相交部分。存储单元可以形成在字线d_wl、s_wl和下沟道层ch1的相交部分以及形成在字线d_wl、s_wl和上沟道层ch2的相交部分。源极选择晶体管可以形成在源极选择线ssl和下沟道层ch1的相交部分以及形成在源极选择线ssl和上沟道层ch2的相交部分。漏极选择晶体管可以形成在漏极选择线dsl和下沟道层ch1的相交部分以及形成在漏极选择线dsl和上沟道层ch2的相交部分。因此,包括通过下沟道层ch1串联连接的漏极选择晶体管、存储单元、管道晶体管和源极选择晶体管的第一存储串可以连接在与其相对应的位线bl与共源极线sl之间。另外,包括通过上沟道层ch2串联连接的漏极选择晶体管、存储单元、管道晶体管和源极选择晶体管的第二存储串可以连接在与其相对应的位线bl与共源极线sl之间。可以通过密集地布置下管道沟道层p_ch1和上管道沟道层p_ch2来密集地布置第一存储串和第二存储串,使得本公开实施例可以改善存储器件在有限空间内的集成度。

图3a图示了根据本公开的一实施例的存储器件的布局的平面图。图3a主要图示单元区域ca和与单元区域ca的一端连接的接触区域cta。

参见图3a,该存储器件包括存储块层叠体mb1和mb2。存储块层叠体mb1和mb2中的每一个包括单元区域ca和接触区域cta。接触区域cta可以从单元区域ca的至少一侧沿第一方向i延伸。

存储块层叠体mb1和mb2中的每一个可以包括在管栅(未示出)的上部部分中交替布置的层间绝缘层和导电图案。下文将参考图3b和图3c来描述层间绝缘层和导电图案的层叠结构。在接触区域cta中,存储块层叠体mb1和mb2可以形成为阶梯结构。

存储块层叠体mb1和mb2中的每一个可以被在单元区域ca中设置的源极侧下沟道柱s_ch1、漏极侧下沟道柱d_ch1、源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2贯穿。源极侧下沟道柱s_ch1和漏极侧下沟道柱d_ch1可以从下管道沟道层p_ch1延伸。下管道沟道层p_ch1可以被设置在存储块层叠体mb1和mb2之下设置的管栅(未示出)中的下管道槽pa1内。源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2可以从上管道沟道层p_ch2延伸。上管道沟道层p_ch2可以被设置在存储块层叠体mb1和mb2之下设置的管栅(未示出)中的上管道槽pa2内。

上管道沟道层p_ch2和下管道沟道层p_ch1可以沿彼此交叉的第一方向i和第二方向ii交替布置。上管道沟道层p_ch2和下管道沟道层p_ch1中的每一个可以以沿第二方向ii延伸的条形来形成。下管道沟道层p_ch1可以在第二方向ii中延长并且长于上管道沟道层p_ch2。下管道沟道层p_ch1的两端可以沿第二方向ii延伸以不与上管道沟道层p_ch2交叠。源极侧下沟道柱s_ch1和漏极侧下沟道柱d_ch1可以在第二方向ii中彼此相邻地布置。源极侧下沟道柱s_ch1和漏极侧下沟道柱d_ch1可以从下管道沟道层p_ch1的不与上管道沟道层p_ch2交叠的两端延伸。源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2可以在第二方向ii中布置为彼此相邻。源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2可以用比在源极下沟道柱s_ch1和漏极侧下沟道柱d_ch1之间的间隙更窄的间隙来设置。为了密集布置,沿第一方向i彼此相邻的上管道沟道层p_ch2和下管道沟道层p_ch1可以部分地彼此交叠。

存储块层叠体mb1和mb2可以被第一狭缝si1a、si1b、si1c和si1d以及第二狭缝si2a和si2b贯穿。

所述第一狭缝可以包括第一子图案si1a、第二子图案si1b、第三子图案si1c和第四子图案si1d。第一子图案si1a可以被设置在存储块层叠体mb1与mb2之间并沿第一方向i延伸。第二子图案si1b可以分别沿在接触区域cta与单元区域ca之间的边界间隔开布置,并且分别沿着第二方向ii间隔开。第二子图案si1b的一部分可以连接至第一子图案si1a。第三子图案si1c可以在单元区域ca中彼此间隔开。第三子图案si1c可以与单元区域ca的与接触区域cta相邻的一侧间隔开。第四子图案si1d可以在接触区域cta中彼此间隔开。

第二狭缝si2a和si2b可以沿第一方向i延伸。第二狭缝可以包括单元区域图案si2a和接触区域图案si2b。单元区域图案si2a可以设置在源极侧下沟道柱s_ch1与漏极侧下沟道柱d_ch1之间,以及设置在源极侧上沟道柱s_ch2与漏极侧上沟道柱d_ch2之间。优选地,单元区域图案si2a可以被设置在源极侧上沟道柱s_ch2与漏极侧上沟道柱d_ch2之间。单元区域图案si2a可以朝第一狭缝的第二子图案si1b延伸以与第二子图案si1b交叉。由于上述原因,可以限定出单元区域图案si2a与第二子图案si1b交叠的交叠区域。单元区域图案si2a可以将存储块层叠体mb1和mb2中的每一个分离成源极侧层叠体和漏极侧层叠体。源极侧层叠体可以是围绕彼此相邻的源极侧下沟道柱s_ch1和源极侧上沟道柱s_ch2的图案。漏极侧层叠体可以是围绕彼此相邻的漏极侧下沟道柱d_ch1和漏极侧上沟道柱d_ch2的图案。接触区域图案si2b可以穿过在接触区域cta中的存储块mb1和mb2。

刻蚀停止焊盘槽spa可以在第一狭缝的第二子图案si1b和第二狭缝的单元区域图案si2a的相交部分处交叠。刻蚀停止焊盘槽spa可以设置在管栅中,并且沿着第一狭缝的第二子图案si1b延伸。第二子图案si1b可以直接连接至刻蚀停止焊盘槽spa。可选地,第二子图案si1b可以通过至少一个虚设孔dh连接至刻蚀停止焊盘槽spa,所述至少一个虚设孔dh贯穿在第二子图案si1b和刻蚀停止焊盘槽spa之间的管栅的一部分。

刻蚀停止焊盘槽spa和虚设孔dh可以形成为各种形状。例如,刻蚀停止焊盘槽spa和虚设孔dh可以形成为矩形、方形、椭圆形或圆形。

刻蚀停止焊盘槽spa可以设置在与上管道槽pa2相同的高度处。下管道槽pa1可以位于低于刻蚀停止焊盘槽spa和上管道槽pa2的高度处。刻蚀停止焊盘槽spa、上管道槽pa2和下管道槽pa1的垂直布置可以被图示在图3b和图3c中。

图3b和图3c图示了沿图3a中示出的线a-a’截取的各种结构的截面图。图3b是图示与刻蚀停止焊盘槽间隔开的第一狭缝和第二狭缝的截面图。图3c是图示直接连接至刻蚀停止焊盘槽的第一狭缝和第二狭缝的截面图。

参见图3b和图3c,存储块层叠体mb2可以包括在管栅pg上交替层叠的层间绝缘层ild和导电图案cp。

管栅pg可以如在图2中所描述的由第一管道导电层pg1至第三管道导电层pg3的层叠结构形成。刻蚀停止焊盘槽spa可以设置在第二管道导电层pg2内部。

层间绝缘层ild和导电图案cp可以被第一狭缝si1a和si1b和第二狭缝si2a贯穿。在附图中描述的第一狭缝si1a和si1b可以是第一子图案si1a和第二子图案si1b。在附图中所描述的第二狭缝si2a可以是与第一狭缝si1a和si1b的第二子图案si1b交叉的单元区域图案si2a。下文中将第二子图案si1b与单元区域图案si2a交叠的区域称作狭缝交叠区域ola。

刻蚀停止焊盘槽spa可以设置为与狭缝交叠区域ola交叠。刻蚀停止焊盘槽spa可以连接至第一狭缝si1a和si1b。更具体地,刻蚀停止焊盘槽spa可以连接至第一子图案si1a和第二子图案si1b中的至少一个。

如图3b所示,第一狭缝si1a和si1b可以延伸至第三管道导电层pg3的上表面。在此情况中,在第一狭缝的第二子图案si1b与刻蚀停止焊盘槽spa之间的第三管道导电层pg3可以被虚设孔dh贯穿。该虚设孔dh可以设置在刻蚀停止焊盘槽spa与第二子图案si1b之间。刻蚀停止焊盘槽spa可以通过该虚设孔dh连接至第一狭缝si1a和si1b。

可选地,如图3c所示,第一狭缝si1a和si1b可以延伸至第二管道导电层pg2的上表面并直接连接至刻蚀停止焊盘槽spa。第一狭缝si1a和si1b可以延伸至虚设孔dh的底表面,虚设孔dh穿过在第一狭缝的第二子图案si1b与刻蚀停止焊盘槽spa之间的第三管栅pg3。

参见图3b和图3c,第一狭缝si1a和si1b、刻蚀停止焊盘槽spa、虚设孔dh和单元区域图案si2a可以被狭缝绝缘层sil1和sil2填充。狭缝绝缘层可以包括第一狭缝绝缘层sil1和第二狭缝绝缘层sil2。

第一狭缝绝缘层sil1可以填充第一狭缝si1a和si1b、刻蚀停止焊盘槽spa和虚设孔spa。第二狭缝绝缘层sil2可以填充单元区域图案si2a。具体地,第二狭缝绝缘层sil2可以形成在狭缝交叠区域ola中的第一狭缝绝缘层sil1内。单元区域图案si2a和第二狭缝绝缘层sil2的深度可以等于第一狭缝si1a和si1b的深度。

图4a是图示根据本公开一实施例的存储器件的布局的平面图。图4a主要图示单元区域ca和与单元区域ca的一端连接的接触区域cta。图4a是修改在图3a中所示的刻蚀停止焊盘槽和虚设孔的局部的示例。在图3a和图4a中,相同的附图标用来指示相同的元件。

参见图4a,存储器件可以包括存储块层叠体mb1和mb2。存储块层叠体mb1和mb2中的每一个包括单元区域ca和接触区域cta。接触区域cta可以从单元区域ca的至少一端沿第一方向i延伸。存储块层叠体mb1和mb2可以以与上述图3a中相同的布局来形成。

存储块层叠体mb1和mb2中的每一个可以被在单元区域ca中设置的源极侧下沟道柱s_ch1、漏极侧下沟道柱d_ch1、源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2贯穿。源极侧下沟道柱s_ch1和漏极侧下沟道柱d_ch1可以从下管道沟道层p_ch1延伸,所述下管道沟道层p_ch1设置在存储块层叠体mb1和mb2之下设置的管栅(未示出)中的下管道槽pa1内。源极侧上沟道柱s_ch2和漏极侧上沟道柱d_ch2可以从上管道沟道层p_ch2延伸,所述上管道沟道层p_ch2设置在存储块层叠体mb1和mb2之下设置的管栅(未示出)中的上管道槽pa2内。源极侧下沟道柱s_ch1、漏极侧下沟道柱d_ch1、源极侧上沟道柱s_ch2、漏极侧上沟道柱d_ch2、下管道沟道层p_ch1和上管道沟道层p_ch2可以与图3a中所述相同的布局来形成。

存储块层叠体mb1和mb2可以被第一狭缝si1a、si1b、si1c和si1d以及第二狭缝si2a和si2b贯穿。第一狭缝可以包括在与图3a中所述相同布局来布置的第一子图案至第四子图案si1a、si1b、si1c和si1d。第二狭缝可以包括与图3a中所述相同布局来布置的单元区域图案si2a和接触区域图案si2b。

刻蚀停止焊盘槽spa可以在第一狭缝的第二子图案si1b和第二狭缝的单元区域图案si2a的相交部分处交叠。刻蚀停止焊盘槽spa可以设置在管栅内部并且沿第二狭缝的单元区域图案si2a延伸。单元区域图案si2a可以直接连接至刻蚀停止焊盘槽spa。可选地,单元区域图案si2a可以通过至少一个虚设孔dh连接至刻蚀停止焊盘槽spa,该至少一个虚设孔dh贯穿在单元区域图案si2a与刻蚀停止焊盘槽spa之间的管栅的一部分。

图4b和图4c是图示沿图4a中的线b-b’截取的各种结构的截面图。

图4b是图示与刻蚀停止焊盘槽间隔开的第一狭缝和第二狭缝的示例的截面图。图4c是图示直接连接至刻蚀停止焊盘槽的第一狭缝和第二狭缝的示例的截面图。

参见图4b和图4c,存储块层叠体mb1和mb2可以包括在管栅pg之上交替层叠的层间绝缘层ild和导电图案cp。

管栅pg可以由如以上在图2中描述的第一管道导电层pg1至第三管道导电层pg3的层叠结构形成。刻蚀停止焊盘槽spa可以设置在第二管道导电层pg2内部。

层间绝缘层ild和导电图案cp可以被第一狭缝si1b和第二狭缝si2a贯穿。在附图中所示的第一狭缝si1b可以是第二子图案si1b。在附图中所示的第二狭缝si2a可以是与第二子图案si1b交叉的单元区域图案si2a。在下文中,将把第二子图案si1b与单元区域图案si2a交叠的区域称作狭缝交叠区域ola。

刻蚀停止焊盘槽spa可以设置为与狭缝交叠区域ola交叠。刻蚀停止焊盘槽spa可以连接至单元区域图案si2a。

如图4b所示,单元区域图案si2a可以延伸至第三管道导电层pg3的上表面。在此情况中,在第二狭缝的单元区域图案si2a与刻蚀停止焊盘槽spa之间的第三管道导电层pg3可以被虚设孔dh贯穿。所述虚设孔dh可以设置在单元区域图案si2a与刻蚀停止焊盘槽spa之间。刻蚀停止焊盘槽spa可以通过虚设孔dh连接至单元区域图案si2a。包括第二子图案si1b的第一狭缝可以延伸至第三管道导电层pg3的上表面。

如在图4c中所示,第二狭缝的单元区域图案si2a可以延伸至第二管道导电层pg2的上表面并直接连接至刻蚀停止焊盘槽spa。在此情况中,单元区域图案si2a可以延伸至虚设孔dh的底表面,所述虚设孔dh贯穿在单元区域图案si2a与刻蚀停止焊盘槽spa之间的第三管栅pg3。包括第二子图案si1b的第一狭缝可以延伸至第二管道导电层pg2的上表面。

参见图4b和4c,第一狭缝的第二子图案si1b、刻蚀停止焊盘槽spa、虚设孔dh和第二狭缝的单元区域图案si2a可以被狭缝绝缘层sil1和sil2填充。所述狭缝绝缘层可以包括第一狭缝绝缘层sil1和第二狭缝绝缘层sil2。

第一狭缝绝缘层sil1可以填充第二子图案si1b。第二狭缝绝缘层sil2可以填充单元区域图案si2a、刻蚀停止焊盘槽spa和虚设孔dh。具体地,第二狭缝绝缘层sil2可以形成在狭缝交叠区域ola中的第一狭缝绝缘层sil1内部。包括第二子图案si1b的第一狭缝的深度和第一狭缝绝缘层sil1的深度可以等于单元区域图案si2a的深度。

如上所述,在本公开的实施例中,刻蚀停止焊盘槽spa可以与狭缝交叠区域ola交叠。在三维半导体存储器件的制造过程期间,刻蚀停止焊盘槽spa可以被刻蚀停止图案填充。相应地,在第一狭缝或第二狭缝的制造过程期间,在刻蚀停止焊盘槽spa内的刻蚀停止图案可以防止在狭缝交叠区域ola的下部部分中的导电层(诸如,管栅pg或衬底)受损。

下文中,参考图5a至图10c,将更详细描述根据本公开实施例的制造半导体器件的方法。

图5a至图8c图示了根据本公开一实施例的用于存储器件的制造方法的截面图。图5a至图8c是沿图3a中示出的线a-a’、c-c’和d-d’截取的截面图。

图5a至图5c是图示形成刻蚀停止图案的过程的截面图。

参见图5a,可以形成嵌有牺牲层107a、103和107b的管栅pg。所述牺牲层107a、103和107b可以包括填充刻蚀停止焊盘槽spa的焊盘牺牲层107a、填充下管道槽pa1的下管道牺牲层103以及填充上管道槽pa2的上管道牺牲层107b。

牺牲层107a、103和107b可以由与管栅pg不同的材料形成,并且可以具有对于管栅pg的刻蚀选择性。例如,牺牲层107a、103和107b可以由氮化物层形成。

如下将更详细描述嵌有牺牲层107a、103和107b的管栅pg的制造过程的示例。

首先,可以在衬底(未示出)上形成第一管道导电层101。然后,可以刻蚀第一管道导电层101使得在其中形成下管道槽pa1。第一管道导电层101可以由诸如多晶硅的导电材料形成。随后,下管道牺牲层103可以填充在第一管道导电层101中的第一管道槽pa1。为此,可以依序执行形成第一牺牲层(其完全地填充在第一管道导电层101中的第一管道槽pa1)的制造过程以及将第一牺牲层的上表面平坦化使得第一管道导电层101的上表面被暴露的制造过程。在形成第一牺牲层之前,可以在第一管道槽pa1的表面上形成缓冲层(未示出)。该缓冲层可以是氧化物层。

随后,可以在第一管道导电层101上形成第二管道导电层105以覆盖下管道牺牲层103。第二管道导电层105可以由诸如多晶硅的导电材料形成。然后,通过部分地刻蚀第二管道导电层105的一部分,可以在其中同时形成刻蚀停止焊盘槽spa和上管道槽pa2。随后,可以在第二管道导电层105中同时形成填充刻蚀停止焊盘槽spa的焊盘牺牲层107a和填充上管道槽pa2的上管道牺牲层107b。通过依序执行第二牺牲层(其具有完全地填充在第二管道导电层105中的刻蚀停止焊盘槽spa和上管道槽pa2的厚度)的制造过程,以及使第二牺牲层的上表面平坦化使得第二管道导电层105的上表面被暴露的制造过程,可以形成焊盘牺牲层107a和上管道牺牲层107b。第二牺牲层可以由与第一牺牲层相同的材料形成。更具体地,第二牺牲层可以是氮化物层。在形成第二牺牲层之前,还可以在刻蚀停止焊盘槽spa和上管道槽pa2的表面上形成缓冲层(未示出)。该缓冲层可以是氧化物层。

随后,可以在第二管道导电层105上形成第三管道导电层109,以覆盖焊盘牺牲层107a和上管道牺牲层107b。第三管道导电层109可以由诸如多晶硅的导电材料形成。

嵌有牺牲层107a、103和107b的管栅pg可以通过上述过程来形成。

随后,可以在管栅pg上形成第一层间绝缘层111。第一层间绝缘层111可以是与依序形成的第二材料层相同的材料,更详细地,第一层间绝缘层111可以是氧化物层。

随后,可以通过刻蚀第一层间绝缘层111的一部分和管栅pg的一部分来形成暴露牺牲层107a、103和107b的孔dh、ha1和ha2。所述孔可以包括虚设孔dh、下管道开口孔ha1和上管道开口孔ha2。所述虚设孔dh可以穿过第三管道导电层109以暴露焊盘牺牲层107a的上表面。下管道开口孔ha1可以穿过第三管道导电层109和第二管道导电层105以暴露下管道牺牲层103的上表面。下管道牺牲层103可以通过至少一对下管道开口ha1暴露。上管道开口孔ha2可以穿过第三管道导电层109以暴露上管道牺牲层107b的上表面。上管道牺牲层107b可以通过至少一对上管道开口孔ha2暴露。虚设孔dh可以与上管道开口孔ha2同时形成。

参见图5b,可以通过孔dh、ha1和ha2去除牺牲层107a、103和107b。因此,刻蚀停止焊盘槽spa、下管道槽pa1和上管道槽pa2可以敞开。

参见图5c,可以在第一层间绝缘层111和管栅pg上形成刻蚀阻障材料层,该刻蚀阻障材料层具有完全地填充刻蚀停止焊盘槽spa、下管道槽pa1、上管道槽pa2、虚设孔dh、下管道开口孔ha1和上管道开口孔ha1的厚度。随后,可以将刻蚀阻障材料层平坦化,直至第一层间绝缘层111的上表面被暴露。因此,可以同时形成填充刻蚀停止焊盘槽spa和虚设孔dh的刻蚀停止图案113a、填充下管道槽pa1及其所连接的下管道开口孔ha1的下保护层113b,以及填充上管道槽pa2及其所连接的上管道开口孔ha2的上保护层113c。

该刻蚀阻障材料层可以由与在后续处理中形成的第一材料层和第二材料层(诸如图6a和图6b中所示第一材料层121和第二材料层123)不同的材料形成。更具体地,该刻蚀阻障材料层可以由对在后续处理中形成的第一材料层和第二材料层具有刻蚀选择性的材料形成。例如,该刻蚀阻障材料层可以包括氮化钛、钨、硅化钨、硅化钴和硅化镍中的至少一种。

如在图5a至图5c中所描述,在本公开的实施例中,可以同时形成刻蚀停止焊盘槽spa和上管道槽pa2。可以同时形成虚设孔dh、下管道开口孔pa1和上管道开口孔pa2,可以同时形成刻蚀停止图案113a、下保护层113b以及上保护层113c。因此,根据本公开的实施例,可以降低处理成本,并且可以简化制造半导体器件的工艺。

图6a和图6b是图示沟道层的形成过程的截面图。

参见图6a,可以在第一层间绝缘层111上交替地层叠第一材料层121和第二材料层123以覆盖刻蚀停止图案113a、下保护层113b和上保护层113c。更具体地,第一材料层121可以由对第二材料层123具有刻蚀选择性的材料形成。所述第二材料层123可以由充当第二层间绝缘层的硅氧化物层形成。第一材料层121可以包括氮化物层。

随后,可以通过刻蚀第一材料层121和第二材料层123来形成将下保护层113b和上保护层113c暴露的沟道孔hb1和hb2。所述沟道孔可以包括第一沟道孔hb1和第二沟道孔hb2。第一沟道孔hb1可以穿过第一材料层121和第二材料层123,将下保护层113b暴露,并且连接至下管道开口孔ha1。第二沟道孔hb2可以穿过第一材料层121和第二材料层123,将上保护层113c暴露,并连接至上管道开口孔ha2。

参见图6b,可以经由沟道孔hb1和hb2去除下保护层113b和上保护层113c。因此,下管道槽pa1及其所连接的下管道开口孔ha1可以敞开,并且,上管道槽pa2及其所连接的上管道开口孔ha2可以敞开。彼此连接的下管道槽pa1、下管道开口孔ha1以及第一沟道孔hb1可以限定第一串孔结构,彼此连接的上管道槽pa2、上管道开口孔ha2以及第二沟道孔hb2可以限定第二串孔结构。

随后,可以在第一串孔结构的表面上和第二串孔结构的表面上形成多层,并且可以将该多层平坦化。因此,该多层可以被分离成在第一串孔结构内的第一多层图案131a以及在第二串孔结构内的第二多层图案131b。第一多层图案131a和第二多层图案131b中的每一个可以由阻挡绝缘层、数据储存层和隧道绝缘层的层叠结构形成。该阻挡绝缘层可以由能够阻挡电荷的氧化物层形成。该数据储存层可以由能够俘获电荷的硅氮化物层形成。该隧道绝缘层可以由能够穿隧电荷的硅氧化物层形成。

随后,可以在第一多层图案131a和第二多层图案131b上形成沟道层。该沟道层可以由诸如硅的半导体层形成。该沟道层可以形成为沿着第一串孔结构和第二串孔结构的内壁的管型,或者形成为完全地填充第一串孔结构和第二串孔结构的掩埋型。可以将沟道层平坦化。因此,该沟道层可以被分离成在第一串孔结构内的下沟道层133a和在第二串孔结构内的上沟道层133b。

下沟道层133a可以沿着第一沟道孔hb1、下管道开口孔ha1和下管道槽pa1延伸。下沟道层133a可以包括下管道沟道层p_ch1以及从下管道沟道层p_ch1延伸的漏极侧下沟道柱d_ch1和源极侧下沟道柱s_ch1。下管道沟道层p_ch1可以设置在下管道槽pa1内。漏极侧下沟道柱d_ch1可以设置在第一沟道孔hb1中的一个及其所连接的下管道开口孔ha1内。源极侧下沟道柱s_ch1可以设置在其他第一沟道孔hb1中的一个及其所连接的下管道开口孔ha1内。

上沟道层133b可以沿着第二沟道孔hb2、上管道开口孔ha2以及上管道槽pa2延伸。上沟道层133b可以包括上管道沟道层p_ch2以及从上管道沟道层p_ch2延伸的漏极侧上沟道柱d_ch2以及源极侧上沟道柱s_ch2。上管道沟道层p_ch2可以设置在上管道槽pa2内。漏极侧上沟道柱d_ch2可以设置在第二沟道孔hb2中的一个及其所连接的上管道开口孔ha2内。源极侧上沟道柱s_ch2可以设置在其他第二沟道孔hb2中的一个及其所连接的上管道开口孔ha2内。

当下沟道层133a和上沟道层133b形成为管型时,还可以形成填充下沟道层133a中央区域的第一核心绝缘层135a以及填充上沟道层133b中央区域的第二核心绝缘层135b。第一核心绝缘层135a和第二核心绝缘层135b的两端可以形成在比下沟道层133a和上沟道层133b的两端低的高度处。在此情况中,可以在第一核心绝缘层135a上形成与下沟道层133a两端接触的第一掺杂图案137a。此外,可以在第二核心绝缘层135b上形成与上沟道层133b两端接触的第二掺杂图案137b。第一掺杂图案137a和第二掺杂图案137b可以用作结并以掺杂多晶硅来形成。

图7a至图7c是图示形成第一狭缝绝缘层的过程的截面图。

参见图7a,可以通过刻蚀第一材料层121和第二材料层123来形成第一狭缝si1。第一狭缝si1贯穿第一材料层121和第二材料层123。第一狭缝si1可以对应于在图3a中示出的第一子图案si1a和第二子图案si1b。第一狭缝si1的至少一部分可以与刻蚀停止图案113a交叠。

第一狭缝si1可以延伸到管栅pg的上表面并连接至虚设孔dh,这与图3b对应。可选地,如虚线所示,第一狭缝si1可以延伸至虚设孔dh的底表面以连接至刻蚀停止焊盘槽spa,这与图3c对应。

刻蚀停止图案113a可以由对第一材料层121和第二材料层123具有刻蚀选择性的材料形成。具体地,第一刻蚀停止图案113a可以由对第一材料层121和第二材料层123具有比管栅pg更高的刻蚀选择性的材料形成。例如,第一刻蚀停止图案113a可以由tin形成。因此,在形成第一狭缝si1期间,第一狭缝si1的底表面可以布置在填充有刻蚀停止图案113a的刻蚀停止焊盘槽spa的上表面上。

参见图7b,可以通过经由第一狭缝si1去除刻蚀停止图案113a来敞开刻蚀停止焊盘槽spa和虚设孔dh。

参见图7c,形成第一狭缝绝缘层141,使得第一狭缝绝缘层141填充第一狭缝si1、刻蚀停止焊盘槽spa和虚设孔dh。当第一狭缝si1的底表面延伸至刻蚀停止焊盘槽spa的高度时,第一狭缝绝缘层141的截面可以形成为与图3c中所示的第一狭缝绝缘层sil1相同的结构。

图8a至图8c是用于描述形成第二狭缝绝缘层的过程的截面图。

参见图8a,通过刻蚀第一材料层121和第二材料层123,可以形成贯穿所述第一材料层121和第二材料层123的第二狭缝si2。第二狭缝si2可以对应于在图3a中所示的单元区域图案si2a。第二狭缝si2中的每一个可以延伸为在第一狭缝si1和刻蚀停止焊盘槽spa的交叠部分处与第一狭缝si1相交。

可以将第一狭缝si1与第二狭缝si2相互交叠的区域定义为狭缝交叠区域ola。第二狭缝si2中的每一个的一部分可以从狭缝交叠区域ola延伸至第一狭缝绝缘层141的内部。

由于在形成第一狭缝si1过程期间,管栅pg受到在刻蚀停止焊盘槽spa内的刻蚀停止图案(图7a中的113a)的保护,所以在狭缝交叠区域ola中的管栅pg的刻蚀量显著减少。因此,即使在形成第二狭缝si2过程期间在狭缝交叠区域ola中的管栅pg被刻蚀,管栅pg的总刻蚀量也不会显著增加。此外,在形成第二狭缝si2时,通过在刻蚀停止焊盘槽spa中以大厚度设置的第一狭缝绝缘层141中的一部分,可以减少在狭缝交叠区域ola中的管栅pg的刻蚀量。

参见图8b,第一材料层121可以通过第二狭缝si2用导电图案143来替换。用导电图案143来替换第一材料层121的过程可以包括:通过第二狭缝si2去除第一材料层121来敞开导电图案区域;形成导电材料以填充导电图案区域;以及通过去除第二狭缝si2内的导电材料来将导电材料分离成导电图案143。

参见图8c,可以用第二狭缝绝缘层145来填充第二狭缝si2。

图9至图10c是用于描述根据本公开的实施例的用于制造半导体器件的方法的截面图。图9至图10c是沿着图4a中所示的线a-a’、e-e’和f-f’截取的截面图。

图9至图10c图示根据本公开的实施例的用于存储器件的制造方法的截面图。

图9是图示形成第一狭缝si1的过程的截面图。

参见图9,掩埋了刻蚀停止图案213a的管栅pg可以通过使用与在图5a至图5c中所述相同的过程来形成。刻蚀停止图案213a可以形成为填充刻蚀停止焊盘槽spa及其所连接的虚设孔dh。刻蚀停止焊盘槽spa可以形成在管栅pg中,且虚设孔dh可以连接至刻蚀停止焊盘槽spa。虚设孔dh可以贯穿在刻蚀停止焊盘槽sspa上方的管栅pg以及在管栅pg上方的第一层间绝缘层211。

上管道槽pa2可以被布置在与刻蚀停止焊盘槽spa相同的高度,而下管道槽pa1可以被布置在比上管道槽pa2和刻蚀停止焊盘槽spa低的高度。

随后,可以通过使用与以上在图6a和图6b中所述相同的过程来形成下沟道层233a和上沟道层233b。在形成下沟道层233a和上沟道层233b之前,还可以形成第一多层图案231a和第二多层图案231b。在形成下沟道层233a和上沟道层233b之后,还可以形成填充各自中央区域的第一核心绝缘层235a和第二核心绝缘层235b。此外,在形成下沟道层233a和上沟道层233b之后,可以在第一核心绝缘层235a和第二核心绝缘层235b中的每一个上形成与下沟道层233a两端接触的第一掺杂图案237a以及与上沟道层233b两端接触的第二掺杂图案237b。

下沟道层233a可以包括:下管道沟道层p_ch1,设置在下管道槽pa1内;漏极侧下沟道柱d_ch1,从下管道沟道层p_ch1延伸;以及源极侧下沟道柱s_ch1,从下管道沟道层p_ch1延伸。上沟道层233b可以包括:上管道沟道层p_ch2,设置在上管道槽pa2内;漏极侧上沟道柱d_ch2,从上管道沟道层p_ch2延伸;以及源极侧上沟道柱s_ch2,从上管道沟道层p_ch2延伸。

随后,通过刻蚀第一材料层221和第二材料层223,可以形成贯穿该第一材料层和第二材料层的第一狭缝si1。第一狭缝si1可以对应于在图4a中所示的第二子图案si1b。第一狭缝si1的至少一部分可以与刻蚀停止图案213a交叠。

第一狭缝si1可以被布置为不与虚设孔dh交叠。

图10a至图10c是用于描述用于形成第二狭缝绝缘层的方法的截面图。

参见图10a,在用第一狭缝绝缘层241填充第一狭缝si1以后,可以通过刻蚀第一材料层221和第二材料层223来形成贯穿第一材料层221和第二材料层223的第二狭缝si2。第二狭缝si2可以对应于在图4a中所示的单元区域图案si2a。第二狭缝si2中的每一个可以在第一狭缝si1和刻蚀停止焊盘槽spa的交叠部分处延伸越过第一狭缝si1。

在第一狭缝si1和第二狭缝si2交叠的狭缝交叠区域ola中,第二狭缝si2的一部分可以延伸至第一狭缝绝缘层241的内部。第二狭缝si2中的每一个可以与和其对应的虚设孔dh交叠。刻蚀停止图案213a可以通过第二狭缝si2暴露。

在用于形成第二狭缝si2的过程期间,刻蚀停止图案213a可以防止在狭缝交叠区域ola中的管栅pg的过刻蚀。具体地,由于刻蚀停止图案213a可以由对第一材料层221和第二材料层223具有比管栅pg更高的刻蚀选择性的材料(诸如,tin)形成,所以与管栅pg用作刻蚀停止层的情况相比,可以更有效率地防止在狭缝交叠区域ola中的管栅pg的过刻蚀。

参见图10b,第一材料层221可以通过第二狭缝si2用导电图案243来替换。用于用导电图案243替换第一材料层221的过程与在图8b中所描述相同。

参见图10c,可以通过第二狭缝si2中的每一个去除刻蚀停止图案213a来敞开刻蚀停止焊盘槽spa和虚设孔dh。刻蚀停止图案213a可以通过使用硫酸来去除。随后,第二狭缝绝缘层245可以被形成为使得第二狭缝绝缘层245填充第二狭缝si2、刻蚀停止焊盘槽spa和虚设孔dh中的每一个。当第一狭缝si1和第二狭缝si2的底表面延伸至刻蚀停止焊盘槽spa的高度时,第一狭缝绝缘层241和第二狭缝绝缘层245的截面可以形成为与在图4c中所示的第一狭缝绝缘层sil1和第二狭缝绝缘层sil2相同的结构。

图11是图示根据本公开一实施例的存储系统的配置图。

参见图11,根据本公开实施例的存储系统1100可以包括存储器件1120和存储器控制器1110。

存储器件1120可以包括在图2至图4c中所描述的结构。例如,存储器件1120可以包括:在管栅之上交替层叠的层间绝缘层和导电图案;第一狭缝和第二狭缝,所述第一狭缝和第二狭缝贯穿层间绝缘层和导电图案并且所述第一狭缝和所述第二狭缝彼此交叉;刻蚀停止焊盘槽,与所述第一狭缝和所述第二狭缝的相交部分交叠,布置在所述管栅中,并且连接至所述第一狭缝或所述第二狭缝;狭缝绝缘层,填充所述第一狭缝、所述第二狭缝和所述刻蚀停止焊盘槽。

存储器件1120可以是包括多个闪存存储芯片的多芯片封装体。

存储器控制器1110可以被配置为控制存储器件1120,并且包括静态随机存取存储器(sram)1111、cpu1112、主机接口1113、误差校正码(ecc)1114以及存储器接口1115。sram1111可以用作cpu1112的工作存储器,cpu1112可以执行针对存储器控制器1110和主机接口1113的数据交换的各种控制操作,并且可以包括连接至存储系统1100的主机的数据交换协议。此外,ecc1114可以检测并校正在从存储器件1120读取的数据中所包括的错误,并且,存储器接口1115可以执行与存储器件1120的交互。此外,存储器控制器1110还可以包括用于存储用来与主机交互的编码数据的只读存储器(rom)。

上述存储系统1100可以是将存储器件1120和控制器1110组合的存储卡或固态硬盘ssd。例如,存储系统1100是ssd,控制器1110可以通过以下各种接口协议中的一种与外部源(例如主机)通信,诸如通用串行总线(usb)、多媒体卡(mmc)、外设组件互连快速(pci-e)、串行高级技术附件(sata)、并行高级技术附件(pata)、小型计算机小型接口(scsi)、增强型小型磁盘接口(esdi)以及集成驱动电路(ide)。

图12图示根据本公开一实施例的计算系统的配置图。

参见图12,根据本公开实施例的计算系统1200可以包括与系统总线1260耦接的cpu1220、随机存取存储器(ram)1230、用户接口1240、调制解调器1250以及存储系统1210。另外,当计算系统1200是移动设备时,还可以包括给计算系统1200供应操作电压的电池。此外,还可以包括应用芯片集、照相机图像处理器cis以及移动dram。

存储系统1210可以包括如参考图11所描述的存储器件1212和存储器控制器1211。

在本公开的实施例中,可以通过在第一狭缝和第二狭缝的交叠部分处形成刻蚀停止焊盘槽来提供形成刻蚀停止图案的空间。因此,可以通过该刻蚀停止图案来防止在第一狭缝和第二狭缝的交叠部分中的过刻蚀。因此,根据本公开实施例,可以通过降低在第一狭缝和第二狭缝的交叠部分处的泄漏电流来改善半导体器件的操作可靠性。

已根据优选实施例详细撰写了本公开的精神,上述实施例仅是为了描述之目的,但是应注意,并非意在限制本公开。此外,本领域一般技术人员将了解,可以在本公开范围内可得到各种可能的实例性实施例。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1