技术编号:11253697
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种相位插值电路,尤其是一种用于CDR的二进制码相位插值电路,属于集成电路的技术领域。背景技术高速Gb/s串行通信系统中,发射端只发送高速数据不发送高速时钟,接收端接收到带抖动jitter和不确定延时delay的高速数据,根据本地时钟和接收到的数据来提取出采样时钟信息和正确数据,即时钟与数据恢复clockanddatarecovery:CDR。传统基于相位内插的时钟与数据恢复电路,由于其结构简单和可多通道复用的优点而得到广泛应用,采用双环反馈系统CDR如图1所示。该电路包含了外部低速参...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。