技术编号：11586260
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种形成具有改善的台阶覆盖的沟槽的方法。背景技术通常形成沟槽以增加功率半导体的单元面积和减小阻抗。图1和图2是图解在半导体基板的表面上形成沟槽的传统方法的截面图。图1示出在传统的外延层之上形成用于形成沟槽的硬掩模图案。参照图1，首先，在形成于SiC基板111上的外延层112之上形成用于形成沟槽的硬掩模图案113-1，其中外延层112中掺杂有高浓度的杂质。然后，通过利用硬掩模图案113-1执行干法蚀刻而形成沟槽120，使得外延层112具有预定深度。图2示出干法蚀刻之后形成的沟槽120。在...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。