技术编号：12041440
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种乘加器，尤其涉及一种可以根据操作数的位宽配置资源的乘加器。背景技术随着FPGA芯片容量的提高和工艺的发展，很多FPGA都预先设计并内嵌了硬件乘加器(MACIP)。如果用户需要实现多位二进制的乘法，加法或者累加操作，为了避免占用大量的可配置逻辑和路由资源(PLB)，往往都通过调用此硬件乘加器模块(MACIP)来实现。例如，若需要并行实现4个8*8bit的乘累加操作，用户可在代码中例化4个MACIP实现。这种方法很好，用户不用担心MACIP的实现功能是否准确，同时也节约了较多的可配置资...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。