技术编号:12067609
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种组合逻辑的电路,特别是涉及一种四输入端组合逻辑电路的晶体管级实现机构。背景技术现有技术实现该四输入端组合逻辑电路的晶体管级实现机构存在以下缺点和不足之处:一,电路复杂、所需逻辑门数目较多现有技术要实现逻辑Y=~((A+B)·(C+D)),经硬件描述语言Verilog代码编辑,然后综合后会是如图2所示的分三级来实现,其调用了1个反相器和3个或非门。二,信号传输延迟大信号经此三级门的传输,由于门本身固有的延迟,从输入到输出的总的传输延迟加大。输入到输出的传输延迟太大,对于频率高,对信号...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。