技术编号：12362711
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明时间逻辑验证领域，尤指一种配置寄存器的方法和装置。背景技术在集成电路(ASIC，ApplicationSpecificIntegratedCircuit)芯片设计和现场可编逻辑门阵列(FPGA，FieldProgrammableGateArray)设计中，逻辑工程师们按照设计说明书把具体的需求翻译成Verilog代码，在翻译过程中，会由于各种原因导致Verilog代码存在功能性的错误。为了保证设计功能的正确性，通过逻辑验证来定位并改正设计中的错误已成为一种必要手段。在传统验证方式不断发展的...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。