技术编号:12368899
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体集成电路领域,特别是涉及一种存储器测量电路的时钟电路;本发明还涉及一种存储器测量电路的时钟电路的设计方法。背景技术高速存储器单元应用在产品设计中,随着芯片工作频率越来越高,对存储单元模型精度要求也就越来越高,如何做到时序模型与实测值相匹配,则需要在设计存储单元测试电路时,做到时钟同步。特别是精准的地址建立时间的获取,对时钟信号CLKI和时钟信号CLKM的同步要求很高,如两者的时钟相位差到0.3ns,对于频率为500MHz的设计将有15%的频率影响。如图1所示,是存储器的地址建立时...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。