技术编号:12477948
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及微电子领域,更具体地,涉及一种优化低功耗产品漏电流的方法。背景技术在摩尔定律驱动下,半导体器件的工艺尺寸逐渐缩小,漏电流却逐渐增大,严重影响器件电路的电学特性和可靠性。例如,在CMOS器件中,随栅极线宽变小,器件的源/漏/栅极/硅底材等相互之间的漏电流也将逐渐变大。目前,在采用常规CMOS工艺制作半导体器件时,仍缺少减小漏电流的有效手段。请参阅图1-图7,图1-图7是现有的一种采用硬掩膜模式进行浅沟槽刻蚀时的工艺流程图。如图1-图7所示,现有的浅沟槽刻蚀工艺包括以下步骤:1)如图1所示...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。