一种优化低功耗产品漏电流的方法与流程

本发明涉及微电子领域，更具体地，涉及一种优化低功耗产品漏电流的方法。

背景技术：

在摩尔定律驱动下，半导体器件的工艺尺寸逐渐缩小，漏电流却逐渐增大，严重影响器件电路的电学特性和可靠性。例如，在CMOS器件中，随栅极线宽变小，器件的源/漏/栅极/硅底材等相互之间的漏电流也将逐渐变大。目前，在采用常规CMOS工艺制作半导体器件时，仍缺少减小漏电流的有效手段。

请参阅图1-图7，图1-图7是现有的一种采用硬掩膜模式进行浅沟槽刻蚀时的工艺流程图。如图1-图7所示，现有的浅沟槽刻蚀工艺包括以下步骤：

1)如图1所示，在衬底10上依次形成垫氧层11、氮化硅硬掩膜层12、抗反射层(BARC)13、光刻胶层14，然后，以图形化的光刻胶14为掩模，进行抗反射层(BARC)13刻蚀；

2)如图2所示，进行氮化硅硬掩膜12刻蚀；

3)如图3所示，进行氮化硅硬掩膜12过刻蚀；

4)如图4所示，去除光刻胶14；

5)如图5所示，去除去胶时产生的氧化物；

6)如图6所示，进行沟槽15顶部圆滑刻蚀；

7)如图7所示，完成浅沟槽18刻蚀。

上述现有的浅沟槽刻蚀工艺中，是在进行氮化硅硬掩膜过刻蚀(步骤3)后再进行去胶的。然而，该过刻蚀步骤在去除氮化硅的同时，也会导致硅基材顶部被刻蚀形成凹槽15，造成部分硅损耗；并且，该步骤通常使用的条件是高偏压功率，低聚合物气体，这会导致在硅基材凹槽的顶部形成尖角形貌16，而尖角形貌的存在将导致漏电流的明显增加。在这种尖角形貌16形成后，即使通过后续对沟槽15顶部进行圆滑刻蚀(步骤6)，也只能形成顶部圆滑的侧壁17，而无法将尖角形貌16消除(如图6、7所示)。

因此，有必要提供一种通过改变传统的硬掩膜模式下浅沟槽刻蚀的手段，进而优化低功耗产品漏电流的方法。

技术实现要素：

本发明的目的在于克服现有技术存在的上述缺陷，提供一种优化低功耗产品漏电流的方法。

为实现上述目的，本发明的技术方案如下：

一种优化低功耗产品漏电流的方法，包括以下步骤：

步骤S01：提供一衬底，在所述衬底上至少依次形成垫氧层、硬掩膜层、光刻胶层；

步骤S02：以图形化的光刻胶为模板，并以低于常规压力的第一压力、高于常规偏压功率的第一偏压功率、小于常规聚合物气体流量的第一聚合物气体流量条件，进行硬掩膜刻蚀；

步骤S03：去除剩余的光刻胶，形成以硬掩膜为模板的模型；

步骤S04：以图形化的硬掩膜为模板，并以高于常规压力的第二压力、低于常规偏压功率的第二偏压功率、大于常规聚合物气体流量的第二聚合物气体流量条件，进行硬掩膜过刻蚀；

步骤S05：继续以高于常规压力的第三压力、低于常规偏压功率的第三偏压功率、大于常规聚合物气体流量的第三聚合物气体流量条件，进行衬底的顶部刻蚀，形成具有顶部圆滑形貌的浅沟槽部分沟槽；

步骤S06：完成浅沟槽剩余沟槽的刻蚀。

优选地，步骤S02中，相对于常规条件，通过降低压力、提高偏压功率、减小聚合物气体流量，以加快对硬掩膜的刻蚀速度，并避免其出现圆滑形貌。

优选地，步骤S04和步骤S05中，相对于常规条件，通过提高压力、降低偏压功率、增加聚合物气体流量，以减缓对硬掩膜过刻蚀及对衬底顶部刻蚀的速度，并促进圆滑形貌的形成。

优选地，步骤S02和步骤S03中，以硬掩膜-垫氧层界面作为硬掩膜刻蚀的终点，并立即进行光刻胶的去除。

优选地，步骤S03中，在同一刻蚀腔体中对所述光刻胶进行原位去除。

优选地，使用含O₂的去胶工艺去除所述光刻胶。

优选地，步骤S04中，以垫氧层-衬底界面作为硬掩膜过刻蚀的终点，并继续进行衬底的顶部刻蚀。

优选地，所述第一压力低于15mtorr，第一偏压功率高于500v，第一聚合物气体流量小于50sccm；所述第二、第三压力高于30mtorr，第二、第三偏压功率低于100v，第二、第三聚合物气体流量大于100sccm。

优选地，所述衬底为硅材料，所述硬掩膜为氮化硅材料。

优选地，步骤S02中，进行硬掩膜刻蚀时的聚合物气体包括CHF₃，步骤S04中，进行硬掩膜过刻蚀时的聚合物气体包括CHF₃和CH₂F₂，步骤S05中，进行衬底顶部刻蚀时的聚合物气体包括CH₃F。

从上述技术方案可以看出，本发明通过以光刻胶为模板进行硬掩膜刻蚀，在硬掩膜刻蚀终点检测点即进行去胶，再以硬掩膜为模板，使用低偏压功率，高压力，大流量聚合物气体，在进行硬掩膜过刻蚀的同时，形成衬底基材顶部的圆滑形貌，因而改变了浅沟槽刻蚀过程中，由硬掩膜底部过渡到衬底基材顶部刻蚀的切换点，消除了传统在硬掩膜过刻蚀后去胶，再进行衬底基材刻蚀所带来的尖角形貌，从而达到在衬底顶部刻蚀的起始点即形成圆滑形貌，因此可从根本上杜绝浅沟槽顶部微观尖角形貌而导致的漏电流。

附图说明

图1-图7是现有的一种采用硬掩膜模式进行浅沟槽刻蚀时的工艺流程图；

图8是本发明一种优化低功耗产品漏电流的方法流程图；

图9-图13是本发明一较佳实施例中实现图8的方法时的工艺流程图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参阅图1，图8是本发明一种优化低功耗产品漏电流的方法流程图；同时，请参阅图9-图13，图9-图13是本发明一较佳实施例中实现图8的方法时的工艺流程图。如图8所示，本发明的一种优化低功耗产品漏电流的方法，包括以下步骤：

步骤S01：提供一衬底，在所述衬底上至少依次形成垫氧层、硬掩膜层、光刻胶层。

请参阅图9。可采用常规的半导体衬底，例如硅衬底；首先，在所述硅衬底20上采用常规方法依次形成垫氧层(例如SiO₂)21、硬掩膜层22、抗反射层(BARC)23以及光刻胶层24。其中，所述硬掩膜可采用氮化硅材料制作(以下以此为例)，当然也可以采用其他适用材料。本发明不限于此。然后，可采用光刻工艺对光刻胶进行图形化。

步骤S02：以图形化的光刻胶为模板，并以低于常规压力的第一压力、高于常规偏压功率的第一偏压功率、小于常规聚合物气体流量的第一聚合物气体流量条件，进行硬掩膜刻蚀。

请继续参阅图9。在常规浅沟槽刻蚀工艺中，进行硬掩膜刻蚀时通常的刻蚀工艺条件例如可以是：压力为15-30mtorr，偏压功率为100-500v，聚合物气体流量为50-100sccm，主聚合物气体可主要包括CHF₃。因此，在改进的本步骤中，可采用第一压力＜15mtorr，第一偏压功率＞500v，第一聚合物气体流量＜50sccm的条件进行硬掩膜22刻蚀；第一聚合物气体可主要包括CHF₃。

相对于常规条件，本发明通过降低压力、提高偏压功率、减小聚合物气体流量的改进技术手段，可以实现加快对硬掩膜22的刻蚀速度，并避免其出现圆滑或其他不期望的形貌，以保证后续刻蚀的精度及良好形貌。

在本步骤中，需要控制好与后续步骤之间的切换点，即可以氮化硅硬掩膜-垫氧层界面作为硬掩膜刻蚀的终点。具体可以氮化硅终点检测系统作动(Actuate)来作为硬掩膜刻蚀终点的检测点，即氮化硅刻蚀的终点。这样，可确保硬掩膜刻蚀的终点停止在垫氧层21，以避免造成衬底硅的损耗。

步骤S03：去除剩余的光刻胶，形成以硬掩膜为模板的模型。

请参阅图10。在到达硬掩膜刻蚀的终点时，应立即进行光刻胶24的去除。

作为优选的实施方式，可在与硬掩膜刻蚀时的同一刻蚀腔体中，对所述光刻胶24进行原位去除(即内部去胶)。可使用含O₂的去胶工艺来去除所述光刻胶24，从而形成以氮化硅硬掩膜为模板的模型。

步骤S04：以图形化的硬掩膜为模板，并以高于常规压力的第二压力、低于常规偏压功率的第二偏压功率、大于常规聚合物气体流量的第二聚合物气体流量条件，进行硬掩膜过刻蚀。

请参阅图11。接着，以图形化的氮化硅硬掩膜22为模板，使用第二压力＞30mtorr，第二偏压功率＜100v，第二聚合物气体流量＞100sccm的条件，进行氮化硅硬掩膜过刻蚀；第二聚合物气体可主要包括CHF₃和CH₂F₂。

相对于常规条件，本发明通过提高压力、降低偏压功率、增加聚合物气体流量，可以实现减缓对硬掩膜过刻蚀时的纵向刻蚀速度，有利于控制好过刻蚀的终点，并促进后续硅衬底顶部圆滑形貌的形成。

本步骤中，同样需要控制好与后续步骤之间的切换点，即可以垫氧层-硅衬底界面来作为硬掩膜过刻蚀的终点，并继续进行硅衬底20的顶部刻蚀。具体同样可以氮化硅终点检测系统作动(Actuate)来作为硬掩膜过刻蚀终点的检测点，即氮化硅过刻蚀的终点。这样，通过本步骤上述改进的工艺条件，结合恰当时点的终点检测，即使硅衬底顶部有少许露出，也可促使发生少量的横向刻蚀，确保其形成初步的圆滑形貌，从而避免了出现传统在硬掩膜过刻蚀后去胶，再进行衬底基材刻蚀所带来的尖角形貌。

步骤S05：继续以高于常规压力的第三压力、低于常规偏压功率的第三偏压功率、大于常规聚合物气体流量的第三聚合物气体流量条件，进行衬底的顶部刻蚀，形成具有顶部圆滑形貌的浅沟槽部分沟槽。

请参阅图12。接下来，延续上一步的工艺，继续使用第三压力＞30mtorr，第三偏压功率＜100v，第三聚合物气体流量＞100sccm的条件，进行硅衬底20的顶部刻蚀，形成具有顶部圆滑形貌26的浅沟槽部分沟槽25；但此步骤中，第三聚合物气体变化为主要包括CH₃F。

相对于常规条件，本步骤延续了上步骤的条件，继续通过提高压力、降低偏压功率、增加聚合物气体流量，以减缓对衬底顶部刻蚀的纵向速度，促使发生少量的横向刻蚀，以促进圆滑形貌26的形成。并且，可通过增加第三聚合物气体流量为＞200sccm，来进一步延缓刻蚀速率，以便充分扩大衬底顶部形成的圆滑形貌26的曲率半径，从而可将漏电流降至极限。

步骤S06：完成浅沟槽剩余沟槽的刻蚀。

最后请参阅图13。可采用常规工艺条件，进行浅沟槽剩余沟槽刻蚀，并可在完成浅沟槽27刻蚀后，保持沟槽顶部良好的圆滑形貌26’。

通过实验可以发现，相对于现有技术，本发明通过改变硅基材刻蚀起始点后的圆滑刻蚀(步骤S05)，可使得浅沟槽顶部产生的圆滑形貌的半径大幅增加约6倍(可由传统的约4.9nm增加到约34.1nm)，而对应的漏电流降低了近70％，从而有效降低了器件功耗，延长了电子产品的使用寿命。

本发明上述方法可适用于针对浅沟槽形貌在线切片检测时具有较小圆滑形貌，但产品最终漏电流偏高的低功耗产品的改善；同样也适用于针对浅沟槽形貌宏观检测时即不够圆滑而导致产品漏电流偏高情况的改善。

综上所述，本发明通过以光刻胶为模板进行硬掩膜刻蚀，在硬掩膜刻蚀终点检测点即进行去胶，再以硬掩膜为模板，使用低偏压功率，高压力，大流量聚合物气体，在进行硬掩膜过刻蚀的同时，形成衬底基材顶部的圆滑形貌，因而改变了浅沟槽刻蚀过程中，由硬掩膜底部过渡到衬底基材顶部刻蚀的切换点，消除了传统在硬掩膜过刻蚀后去胶，再进行衬底基材刻蚀所带来的尖角形貌，从而达到在衬底顶部刻蚀的起始点即形成圆滑形貌，因此可从根本上杜绝浅沟槽顶部微观尖角形貌而导致的漏电流。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。