技术编号:12643196
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型属于半导体制造领域,涉及一种测试结构。背景技术CMOS电路具有低功耗的优点,静态条件下由泄漏电流引起的功耗可以忽略,仅在转换期间电路从电源消耗较大的电流。电源电压用VDD表示,Q代表静态(quiescent),则IDDQ可用来表示MOS电路静态时从电源获取的电流,对此电流的测试称为IDDQ测试,这是一种应用前景广泛的测试。IDDQ测试的原理就是检测CMOS电路静态时的漏电流,电路正常时静态电流非常小(nA级),而存在缺陷时(如栅氧短路或金属线短接)静态电流就大得多如果用IDDQ法测出某...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。