技术编号:12750522
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明总体上涉及用于生成用于对电子器件进行ESD应力测试的信号的装置和方法以及用于执行电子器件的ESD应力测试的系统。背景技术静电放电(ESD)是对电子器件、特别是对半导体器件的一种威胁。执行电子器件的ESD应力测试以特征化ESD应力下的器件的行为是已知的。ESD事件通常发生在1ns到1μs之间的短时间范围内。ESD应力测试必须在相同的时隙上进行以提供真实的结果。使用传输线脉冲(TLP)系统向被测器件施加定义的应力脉冲是已知的。静电放电协会2008年ANSI/ESDSTM5.5.1-2008的文...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。