技术编号:1414551
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及背景技术半导体集成电路的制造中,大规模化、高密度化、微细化不断发展。集成电路的制造中,采用使用了正型或负型光致抗蚀剂的光刻工序。涂设于半导体基板的抗蚀剂膜通过光掩模等曝光原版进行曝光。抗蚀剂膜中通过光化学变化产生的图案通过显影成为具有与曝光原版对应的形状的抗蚀剂图案。为了提高抗蚀剂图案的耐蚀刻性,根据需要实施后烘、 UV固化。将得到的抗蚀剂图案采用掩模实施半导体基板的蚀刻、离子注入。将抗蚀剂图案作为掩模,通过等离子体蚀刻来蚀刻半导体基板上的金属层...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。