技术编号:14249765
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于集成电路设计行业设计自动化EDA技术领域,具体涉及一种集成电路半定制后端设计高效布局规划方法。背景技术目前,在集成电路设计行业设计自动化EDA技术领域,半定制后端设计分为扁平化设计法和层次化设计法。随着集成电路规模的不断增大,对现有的设计技术,尤其是对半定制后端设计提出了更高的要求。布局规划在集成电路芯片设计过程中具有重要地位,与时序收敛、布线通畅、电源稳定以及良品率直接相关。布局规划是芯片物理实现中最初的步骤,如同建筑设计中的图纸设计,数据的完整性与精确性是进行布局规划的可靠保证。布...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。