集成电路半定制后端设计高效布局规划方法与流程

本发明属于集成电路设计行业设计自动化eda技术领域，具体涉及一种集成电路半定制后端设计高效布局规划方法。

背景技术：

目前,在集成电路设计行业设计自动化eda技术领域，半定制后端设计分为扁平化设计法和层次化设计法。随着集成电路规模的不断增大，对现有的设计技术，尤其是对半定制后端设计提出了更高的要求。

布局规划在集成电路芯片设计过程中具有重要地位，与时序收敛、布线通畅、电源稳定以及良品率直接相关。布局规划是芯片物理实现中最初的步骤，如同建筑设计中的图纸设计，数据的完整性与精确性是进行布局规划的可靠保证。布局规划主要包括芯片大小的规划、芯片输入输出单元的规划、硬宏或模块规划、电源规划等。

目前，业内还没有统一且高效的布局规划方法，常规的布局规划设计方法存在设计质量不稳定、迭代时间过长等问题。因此，需要通过高效的布局规划设计方法来提高集成电路芯片的设计质量，从而提高整个项目的工作效率，这也是目前半定制后端设计中需要迫切解决的技术难题。

技术实现要素：

本发明针对现有技术的状况，针对上述状况，提供一种集成电路半定制后端设计高效布局规划方法。

本发明采用以下技术方案，所述集成电路半定制后端设计高效布局规划方法包括以下步骤：

步骤s1：后端设计工具导入设计数据；

步骤s2：根据上述设计数据进行布局设计以输出第一输出数据；

步骤s3：根据上述第一输出数据进行电源网络设计以输出第二输出数据；

步骤s4：根据上述第二输出数据进行流片需求设计以输出第三输出数据；

步骤s5：根据上述第三输出数据进行布局再优化设计以输出布局规划数据。

根据上述技术方案，在步骤s2中，所述布局设计包括芯片全局规划、硬宏模块规划和标准单元规划，所述后端设计工具顺次执行芯片全局规划、硬宏模块规划和标准单元规划。

根据上述技术方案，在步骤s2中，所述硬宏模块规划包括连接关系分配、电源关系分配和功能关系分配。

根据上述技术方案，在步骤s2中，所述标准单元规划具体为，标准单元物理区域分配。

根据上述技术方案，在步骤s2中，在所述标准单元规划中，在标准单元物理区域分配前，对于标准单元的需求指标进行定义。

根据上述技术方案，在步骤s3中，所述电源网络设计包括标准单元电源网络设计和硬宏模块电源网络设计。

根据上述技术方案，在步骤s3中，所述标准单元电源网络设计包括电源区域划分、电源环设计、电源条带设计和电源轨线设计。

本发明公开的集成电路半定制后端设计高效布局规划方法，其有益效果在于，具有较好的通用性和完整性，有助于提高芯片布局规划的设计效率，规避无效工作量和减少设计迭代次数，最终缩短整个芯片设计周期。

附图说明

图1是本发明优选实施例的流程框图。

图2是本发明优选实施例的布局规划部分的流程示意图。

图3是本发明优选实施例的电源网络设计部分的流程示意图。

具体实施方式

本发明公开了一种集成电路半定制后端设计高效布局规划方法，下面结合优选实施例，对本发明的具体实施方式作进一步描述。

参见附图的图1，图1示出了所述集成电路半定制后端设计高效布局规划方法的具体流程。参见附图的图2和图3，优选地，所述集成电路半定制后端设计高效布局规划方法包括以下步骤：

步骤s1：后端设计工具导入设计数据；

步骤s2：根据上述设计数据进行布局设计以输出第一输出数据(图2)；

步骤s3：根据上述第一输出数据进行电源网络设计以输出第二输出数据(图3)；

步骤s4：根据上述第二输出数据进行流片需求设计以输出第三输出数据；

步骤s5：根据上述第三输出数据进行布局再优化设计以(最终)输出布局规划数据。

其中，在步骤s2中，所述布局设计包括芯片全局规划、硬宏模块规划和标准单元规划。

其中，在步骤s2中，所述后端设计工具顺次执行芯片全局规划、硬宏模块规划和标准单元规划。

其中，在步骤s2中，所述芯片全局规划具体为，根据芯片大小、芯片输入输出单元进行规划。

其中，在步骤s2中，所述硬宏模块规划具体为，连接关系分配、电源关系分配和功能关系分配。

其中，在步骤s2中，所述标准单元规划具体为，标准单元物理区域分配。

进一步地，在步骤s2中，在所述标准单元规划中，在标准单元物理区域分配前，对于标准单元的需求指标进行定义。

其中，在步骤s3中，所述电源网络设计包括标准单元电源网络设计和硬宏模块电源网络设计。所述电源网络设计具体为，对芯片内部所有元器件进行电源供电网络的规划，该设计步骤(环节)为本专利申请所公开的特有执行顺序。

进一步地，在步骤s3中，与步骤s2相反，后端设计工具先行进行标准单元电源网络设计，再进行硬宏模块电源网络设计。

其中，在步骤s3中，所述标准单元电源网络设计包括电源区域划分、电源环设计、电源条带设计和电源轨线设计。

其中，在步骤s3中，在完成硬宏模块电源网络设计后，后端设计工具将生成的硬宏模块的局部电源网络连接至全局电源网络中。

其中，在步骤s4中，所述流片需求设计具体为，根据芯片生产需求摆放物理单元，以进一步提升成品率，该设计步骤(环节)为本专利申请所公开的特有执行顺序。

其中，在步骤s5中，所述布局再优化设计具体为，对于全局物理单元进行全局优化，而非常规设计方法中的随机性优化，该设计步骤(环节)为本专利申请所公开的特有执行顺序。

值得注意的是，在步骤s1至步骤s5的各条步骤结束时，均将本步骤产生的数据和/或命令暂存至指定位置，以便下一步骤读取和使用。

对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围。

技术特征：

技术总结
本发明公开了一种集成电路半定制后端设计高效布局规划方法。步骤S1：后端设计工具导入设计数据。步骤S2：根据上述设计数据进行布局设计以输出第一输出数据。步骤S3：根据上述第一输出数据进行电源网络设计以输出第二输出数据。步骤S4：根据上述第二输出数据进行流片需求设计以输出第三输出数据。步骤S5：根据上述第三输出数据进行布局再优化设计以输出布局规划数据。本发明公开的集成电路半定制后端设计高效布局规划方法，具有较好的通用性和完整性，有助于提高芯片布局规划的设计效率，规避无效工作量和减少设计迭代次数，最终缩短整个芯片设计周期。

技术研发人员：徐靖
受保护的技术使用者：嘉兴倚韦电子科技有限公司
技术研发日：2017.12.13
技术公布日：2018.04.20