专利名称：无铝垫的后端集成电路的晶圆级封装结构的制作方法
技术领域：
本发明是有关于一种集成电路，且特别是有关于制程的后端的集成电路。
背景技术：
目前集成电路可以说是由数以百万的主动元件(例如电晶体和电容)所 组成，这些元件最初是相互隔离的，接着再相互连接一起，以形成功能性
电路。传统的相互连接(Interconnect ion)结构包括横向互连，例如金属 线(接线)，以及垂直互连，例如穿孔(Via)和接面(Contact)。相互连接 结构已逐渐地决定现代集成电路的性能限度和密度。
在连接结构的上方，接垫(Bond pads)形成并暴露于晶片的表面，可形 成电性连接并经由接垫来连接晶片至一封装结构或另一晶片，接垫可用以 进行打线接合(Wire bonding)或覆晶接合(Flip-chip boning)。
由于低成本和制程相对简单，晶圆级封装(Wafer Level Chip Scale Package; WLCSP)目前已被广泛地使用。在传统WLCSP中，连接结构可形成 于金属沉积层，其接着形成底凸块金属层(Under-Bump Metallurgy; UBM) 和设置焊球(Solder ball)。图1为一种使用于WLCSP中的传统连接结构的 剖面图，金属线102形成于一上金属层中，钝化层104形成于此上金属层 上，铝垫106形成于钝化层104上，并透过铝通道108来连接于金属线102。
钝化层110形成于钝化层104和铝垫106上，且一开口形成于钝化层 110中，以暴露出铝垫106。高分子层112接着形成于钝化层110上，并被 图案化，以暴露出铝垫106。后钝化连接(Post-passivation interconnect; PPI)线114，其接着形成高分子层116和底凸块金属层(UBM)118,接着，设 置焊球120于底凸块金属层118上。
然而，铝垫106和连接铝线的存在会造成电阻电容延迟(RC-Delay)效 应的增加，其导致铝线和铝垫的电阻增加，以及寄生电容的增加。因此， 需要改善制程的后端来解决此问题。
有鉴于上述现有的集成电路的晶圆级封装存在的缺陷，本发明人基于 从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运 用，积极加以研究创新，以期创设一种新型的无铝垫的后端集成电路的晶 圓级封装结构，能够改进一般现有的集成电路，使其更具有实用性。经过 不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价 值的本发明。
发明内容
本发明的主要目的在于，克服现有的集成电路的晶圆级封装存在的缺 陷，而提供一种新型的无铝垫的后端集成电路的晶圆级封装结构，所要解
决的技术问题是使其可减少电阻电容延迟(RC-De 1 ay)效应和减少制程成 本，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据 本发明提出的一种集成电路结构，其至少包括 一钝化层； 一穿孔，设于 该钝化层中； 一含铜通道，形成于该穿孔中； 一高分子层，覆盖于该钝化 层上，其中该高分子层包括有一开口，其暴露出该含铜通道； 一后端钝化 连接线，形成于该高分子层中，其中该后端钝化连接线延伸至该开口中， 并物理性地接触于该含铜通道；以及一底凸块金属层，形成于该后端钝化 连接线上，并电性连接于该后端钝化连接线。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路结构，其中所述的后端钝化连接线与该含铜通道的部 分区域由相同材料所形成。
前述的集成电路结构，其中所述的含铜通道包括有一铜层，其形成于 一粘着层上，该粘着层由该高分子层连续延伸至该穿孔的底部。
前述的集成电路结构，其至少还包括 一介电层；以及一铜单元，形 成于该介电层中，且位于该钝化层的下方，其中该铜单元物理性地邻接于 该含铜通道。
前述的集成电路结构，其至少还包括 一额外高分子层，形成于该后 端钝化连接线和该高分子层上，其中该底凸块金属层至少具有部分位于该 额外高分子层的一开口中。
前述的集成电路结构，其中所述的钝化层物理性地接触于该高分子层。 前述的集成电路结构，其中所述的含铜通道具有一宽度大于3yra。 前述的集成电路结构，其至少还包括 一焊球，设置于该底凸块金属 层上。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本 发明提出的一种集成电路结构，其至少包括 一基材； 一上介电层，形成 于该基材上； 一铜单元，形成于该上介电层中； 一钝化层，形成于该上介 电层上； 一第一开口，形成于该钝化层中； 一第一高分子层，形成于该钝 化层上，其中该第一高分子层包括有一第二开口，其暴露出该第一开口； 一后端钝化连接线，包括有一粘着层和一含铜层，其中该粘着层由该第一 高分子层延伸至该第一开口和该第二开口，且连接于该铜单元； 一第二高 分子层，形成于该第一高分子层和该后端钝化连接线上； 一第三开口，形成于该第二高分子层中；以及一底凸块金属层，具有至少一部分于该第三 开口中，其中该底凸块金属层连接于该后端钝化连接线。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的集成电路结构，其至少还包括 一第一额外铜单元和一第二额
外铜单元，形成于该上介电层中；以及一额外后端钝化连接线，位于该第
一高分子层上，其中该额外后端钝化连接线包括有一部分延伸至该钝化层 和该第一高分子层，且电性连接于该笫一额外铜单元和该第二额外铜单元。 本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依
据本发明提出的一种集成电路结构，其特征在于其至少包括 一介电层； 一铜线，形成于该介电层中； 一钝化层，包括有一无机材料，且形成于该 介电层上； 一高分子层，邻接并形成于该钝化层上； 一底凸块金属层，形 成于该高分子层上；以及一后端钝化连接线，电性连接于该底凸块金属层 和该铜线，其中该后端钝化连接线包括有一部分位于该高分子层上，以及 另一部分延伸至该高分子层和该钝化层中，且该后端钝化连接线物理性地 连接于该铜线。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路结构，其至少还包括 一额外高分子层，位于该后端 钝化连接线和该高分子层上，其中该额外高分子层暴露于外界空气中。
本发明与现有4支术相比具有明显的优点和有益效果。由以上可知，为达 到上述目的，本发明的一方面在于提供一种集成电路结构。集成电路结构 至少包括有钝化层；穿孔设于钝化层中；含铜通道形成于穿孔中；高分子 层形成于钝化层上，其中高分子层包括有一开口，其暴露出含铜通道；后 端钝化连接(PPI)线形成于高分子层中，其中后端钝化连接线延伸至此开口 中，并物理性地接触于含铜通道；以及底凸块金属层形成于后端钝化连接 线上，并电性连接于后端钝化连接线。
本发明的又一方面在于提供一种集成电路结构，其中集成电路结构至 少包括有基材；上介电层形成于基材上；铜单元形成于上介电层中；钝化 层形成于上介电层上；第一开口形成于钝化层中；第一高分子层形成于钝 化层上，其中第一高分子层包括有第二开口，其暴露出第一开口；后端钝 化连接线包括有一粘着层和一含铜层，其中粘着层由第一高分子层延伸至 第一开口和第二开口，且连接于铜单元；第二高分子层形成于第一高分子 层和后端钝化连接线上；第三开口形成于第二高分子层中；以及底凸块金 属层具有至少一部分于三开口中，其中该底凸块金属层连接于后端钝化连 接线。
本发明的又一方面在于提供一种集成电路结构，其中集成电路结构至 少包括有介电层；铜线形成于介电层中；钝化层包括有无机材料，且形成说明 于介电层上；高分子层邻接并形成于钝化层上；底凸块金属层形成于高分 子层上；以及后端钝化连接线电性连接于底凸块金属层和铜线，其中后端 钝化连接线包括有一部分位于高分子层上，以及另一部分延伸至高分子层 和钝化层中，且后端钝化连接线物理性地连接于铜线。
本发明的又一方面在于提供一种集成电路结构的形成方法，其中此方 法至少包括提供半导体基材；形成介电层形成于半导体基材上；形成穿 孔于介电层中；形成高分子层于介电层上，其中该介电层具有一开口，且 开口暴露出此穿孔；形成后端钝化连接线，其具有部分位于高分子层上， 其中后端钝化连接线延伸至此开口和穿孔中；以及形成底凸块金属层于后 端钝化连接线上，并电性连接于后端钝化连接线。
本发明的又一方面在于提供一种集成电路结构的形成方法，其中此方 法至少包括提供具有基材、形成于基材上的上介电层以及形成于上介电 层上的铜线的晶圆；形成钝化层于上介电层上；形成第一开口于钝化层中； 形成笫一高分子层于钝化层上；形成第二开口于第一高分子层中，并暴露 出第一开口；形成粘着层于第一高分子层上，并延伸至第一开口和第二开 口；形成晶种层于粘着层上；形成阻挡层，其具有一第三开口，并暴露出 第一开口和第二开口；选择性地形成一铜层于部分晶种层上，并由第三开 口暴露出；移除阻挡层；移除部分晶种层以及未受阻挡层保护的铜层；形 成第二高分子层于第一高分子层和后端钝化连接线上；形成第四开口形成 于第二高分子层中，并暴露出部分铜层；形成底凸块金属层，其中部分底
凸块金属层位于第四开口中。
借由上述技术方案，本发明无铝垫的后端集成电路的晶圓级封装结构 至少具有可减少电阻电容延迟(RC-De 1 ay)效应和减少制程成本的优点及有 益效果。
综上所述，本发明是有关于一种集成电路结构，包括有钝化层；穿孔 设于钝化层中；含铜通道形成于穿孔中；高分子层形成于钝化层上，其中 高分子层包括有一开口，并暴露出含铜通道；后端钝化连接(PPI)线形成于 高分子层中，其中后端钝化连接线延伸至此开口中，并物理性地接触于含 铜通道；以及底凸块金属层形成于后端钝化连接线上，并电性连接于后端 钝化连接线。本发明提出的集成电路结构，可减少电阻电容延迟(RC-Delay) 效应和减少制程成本。
本发明具有上述优点及实用价值，其不论在产品结构或功能上皆有较 大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有 的集成电路具有增进的突出功效，从而更加适于实用，并具有产业的广泛 利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。
图1为一现有习用的后端结构，其中一铝垫形成于上金属层中的一后 钝化层连接线和一铜单元之间。
图2及图3C至图16为本发明无铝垫的后端集成电路的晶圆级封装结 构的 一 实施例的制程剖面图。
图3A和图3B为绘示图2的部分俯视图。
10:晶圆20半导体基材
22:层间介电层24介电层
26:金属线28金属线、铜单元
30:介电层32钝化层
34穿孑L36高分子层
38开口
40层化祐着层
4 02:薄晶种层40金属线
46阻挡层48开口
50通道52后钝化层连接线
54高分子层56开口
58底凸块金属晶种层60阻挡层
62开口64底凸块金属层
68焊球
70额外后钝化层连接线72铜单元
102金属线104钝化层
106铝垫108铝通道
110钝化层112高分子层
114后钝化连接线116高分子层
118底凸块金属层120焊球
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的无铝垫的后端集成电 路的晶圓级封装结构其具体实施方式
、结构、特征及其功效，详细说明如 后。为了方便说明，在以下的实施例中，相同的元件以相同的编号表示。
请参照图2， 一晶圓10包括有半导体基材20。半导体基材20可以一块状硅(Bulk si 1 icon)基材或绝缘上覆硅(Si 1 icon-on-insula tor)基材， 其他半导体材料包括III族、IV族及V族材料亦可使用。集成电路元件， 例如电晶体(未绘示)，形成于半导体基材20的表面。晶圓IO还包括有层 间介电层(Inter-layer dielectric; ILD) 22形成于半导体基材20上，以 及金属层形成于层间介电层22上。图2绘示出一底金属层和上金属层，底 金属层包括有金属线26形成于介电层24中，上金属层包括有金属线28形 成于介电层30中，正如习知技艺所知更多金属层可形成于上金属层和底金 属层之间。在本实施例中，在金属层中的介电层，包括介电层24及30较 佳由低k值介电常数材料所形成。在其他实施例中，介电层30形成于上金 属层上，在此实施例中，介电层可以由非摻杂的硅玻璃(Un-doped Silicate Glass; USG)、氮化硅、氮氧化硅或其他常用材料所形成。低k值介电常数 材料的介电常数(k值)较佳小于3. 9,更佳小于2. 8。金属线26及28较佳 由铜或铜合金所形成，因而可分别选择性地视为铜单元26及28，虽然金属 线26及28亦可由其他金属所形成。熟悉此领域者应可了解形成金属层的 细节，为了简易说明，在以下说明图示中，半导体基材20、层间介电层22 及此些金属层中的较低部分并未绘示。
图2亦绘示有钝化层32，其形成于介电层30上。 一蚀刻终止层(未绘 示)可形成于钝化层32和介电层30之间，在此较佳实施例中，钝化层32 由无机材料所形成，无机材料可选自非掺杂的硅玻璃(USG)、氮化硅、氮氧 化硅、氧化硅及其任意组合。
钝化层32可图案化，以形成穿孔34,穿孔34中可形成有铜单元28， 穿孔34较佳明显小于接垫以及后续在晶圓上所形成的底凸块金属层 (Under-Bump Metallurgy; UBM)。穿孔34專支佳具有一尺寸，其大于3 ja m x3um。在一实施例中，穿孔34可具有尺寸约5 iamx 5 nm。图3A绘示图 2的部分俯视图，其绘示出穿孔34直接形成于部分铜单元28(铜线)上。铜 单元28亦可为一金属垫或一通道，第3B图绘示另一实施例，其中铜单元 28—铜垫，且具有一宽度大于一连接铜线。在其他实施例中，如图3C所示， 其一剖面图，铜单元28—通道形成于上金属层中，并由穿孔34所暴露出。
图4绘示高分子层36的形成和图案化，高分子层36较佳一高分子材 料所形成，例如环氧化物、聚亚酰胺(Polyimide; PI)、苯并环丁烯(BCB) 及聚苯(PB0)等，亦可使用其他软性、有机的介电材料，其较佳形成方法包 括旋转涂布或其他常用方法。高分子层36的厚度较佳约介于5jnm和30jam 之间。值得注意的是，在本说明中的尺寸仅为范例，其可随着集成电路的
孩i小^:而对应改变。
高分子层36可进行图案化来形成开口 38，而暴露出穿孔34和铜单元28。可利用光显影技术来图案化高分子层36，接着，进行固化(Curing)步 骤，以固化高分子层36。
请参照图5，粘着层401完全形成且覆盖于高分子层36以及开口 34及 38的侧壁和底部上。粘着层401可具有常用阻隔材料，例如钛、氮化钬、 钽、氮化钽及其任意组合，并可利用物理气相沉积(Physical vapor deposition; PVD)或溅镀(Sputtering)等方式形成。粘着层401可增进后 续形成的铜线在高分子层36上的接着能力，粘着层401的厚度较佳可约介 于30nm和100nm之间，更^f圭约50nm。
薄晶种层402完全形成于粘着层401上，薄晶种层402的材料包括有 铜或铜合金，以及金属例如银、金、铝及其任意组合。薄晶种层402的 材料亦可包括有铝或铝合金。在一实施例中，薄晶种层402利用'践镀方式 来形成，在其他实施例中，其他常用方法亦可使用，例如物理气相沉积 或无电电镀(Electroless plating)，薄晶种层402较佳具有一厚度约小于 500nm。粘着层401和薄晶种层402在后续图示中绘示为层40。值得注意的 是，虽然图5和后续图示中绘示层40完全填满穿孔34，在其他特殊例子中， 层40可仅填满于穿孔34的底部。
请参照图6，阻挡层46预先形成，阻挡层46较佳由光阻材料所形成， 其厚度约大于5ym，更佳约介于10 jum和50jn m之间，阻挡层46可被图案 化，以形成开口 48，而暴露出部分层40和开口 34及38。
在图7中，开口 48选择性地填入一金属材料，开口 34(如图4所示) 亦被完全填满，而形成通道(Via)50。在此较佳实施例中，此填入材料包括 铜或铜合金，其他材料，例如铝、银、金及其任意组合，亦可使用，其 形成方法包括有溅镀、印刷、电镀、无电电镀及常用化学气相沉积法 (Chemical vapor deposition; CVD)。
在填入金属材料于开口 34及38时，相同金属材料亦形成于开口 48中， 而形成金属线403。在此说明中，金属线403及其下方的层40可视为后钝 4b层连接(Post-passivation interconnect; PPI)线52， PPI线52较佳具 有一厚度约小于30jum，更佳约介于2jam和lOiam之间。PPI线52更可包 括有含镍层(未绘示)于铜线403的上方，其形成方法包括有溅镀、印刷、 电镀、无电电镀及化学气相沉积法等。
在图8中，阻挡层46可被移除，此时，阻挡层46可以一千膜光阻(Dry Film),其可利用^5威性溶液来移除，若阻挡层46由光阻材料所形成，其可 利用例^口 NMP (n—methyl pyrrol idone) 、 DMSO (dimethyl sulfoxide)或 aminoethoxy ethanol等溶液来移除。因此，暴露出位于阻挡层46下方的 层40。
请参照图9,层40所暴露出的部分所具有的粘着层和薄晶种层可被移除，在一实施例中，此移除步骤可包括利用一氨基酸来进行等方向性湿蚀
刻(Isotropic wet etching),由于其过程短暂而可-见为快速蚀刻(Flash etching)。
图10绘示高分子层54的形成和图案化，高分子层54可具有高分子材 料，其可选自环氧化物、聚亚酰胺(PI)、苯并环丁蹄(BCB)及聚苯(PBO)等， 并利用相同于高分子层36的方法来进行图案化。开口 56形成于高分子层 54，以暴露出PPI线52。由于高分子层36及56软性材质，因而可具有减 少晶圆内应力的功效。另外，高分子层可轻易地形成数十微米(Microns)。
接着，如图11所示，形成底凸块金属(UBM)晶种层58，其包括有一钛 层及一铜晶种层位于钛层上。UBM晶种层58可选择性地包括有复数层，其 选自一铬铜合金层形成于一铬层上、 一铜层形成于一钛鴒合金层上、 一镍 钒合金层形成于一铝层上、 一镍钒合金层形成于一钛层上以及其上述任意 组合。
图12绘示阻挡层60的形成，其材料大致相同于阻挡层46(如图6所示)， 开口 62形成于阻挡层60中，以暴露出部分UBM晶种层58。接着，如第13 图所示，底凸块金属(UBM)层64形成于开口 62中，其形成方法大致相同于 金属线403。 UBM层64较佳由铜或铜合金所形成，其亦可包括4艮、铬、镍、 锡、金或其任意组合，来形成于铜层上。UBM层64具有一厚度约介于ljum 和20 jam之间。
图14绘示阻挡层60的移除以及所暴露的UBM晶种层58,其细节相似 于图8和图9，因而在此不再赘述。在图15中，焊球68设置于UBM层64 上，正如现有习知技艺所知，焊球68可包括有合金例如锡、铅、银、铜、 镍及铋等，或者，亦可利用例如电镀或印刷等方法来形成铜凸块(B咖p)于 UBM层64上，以取代焊球68。接着，晶圓10可被切割，并被封装于一封 装结构或其他晶片上，且具有焊球68设置于封装结构或其他晶片的接垫上。
值得注意的是，若需进行更多其他步骤，相似于PPI线52的额外导电 层可形成于PPI线52和UBM层64之间。再者，额外PPI线可与PPI线52 同时形成，其中额外PPI线亦可仅用以相互连接于铜单元之间，如图16所 示的额外PPI线70,其连接于上金属层的二铜单元72之间。
本发明的实施例具有多个优点，其可避免使用铝垫于上金属单元28和 铜PPI线52之间，因而减少电阻电容延迟(RC-Delay)效应，且由于可减少 制程步骤，因而减少制程成本。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围 内。
权利要求
1. 一种集成电路结构，其特征在于其至少包括一钝化层；一穿孔，设于该钝化层中；一含铜通道，形成于该穿孔中；一高分子层，覆盖于该钝化层上，其中该高分子层包括有一开口，其暴露出该含铜通道；一后端钝化连接线，形成于该高分子层中，其中该后端钝化连接线延伸至该开口中，并物理性地接触于该含铜通道；以及一底凸块金属层，形成于该后端钝化连接线上，并电性连接于该后端钝化连接线。
2. 根据权利要求1所述的集成电路结构，其特征在于其中所述的后端 钝化连接线与该含铜通道的部分区域由相同材料所形成。
3. 根据权利要求2所述的集成电路结构，其特征在于其中所述的含铜 通道包括有一铜层，其形成于一粘着层上，该粘着层由该高分子层连续延 伸至该穿孔的底部。
4. 根据权利要求1所述的集成电路结构，其特征在于其至少还包括 一介电层；以及一铜单元，形成于该介电层中，且位于该钝化层的下方，其中该铜单 元物理性地邻接于该含铜通道。
5. 根据权利要求1所述的集成电路结构，其特征在于其至少还包括 一额外高分子层，形成于该后端钝化连接线和该高分子层上，其中该底凸块金属层至少具有部分位于该额外高分子层的一开口中。
6. 根据权利要求l所述的集成电路结构，其特征在于其中所述的钝化 层物理性地接触于该高分子层。
7. 根据权利要求l所述的集成电路结构，其特征在于其中所述的含铜 通道具有一宽度大于3jam。
8. 根据权利要求1所述的集成电路结构，其特征在于其至少还包括 一焊球，设置于该底凸块金属层上。
9. 一种集成电路结构，其特征在于其至少包括 —基材；—上介电层，形成于该基材上； —铜单元，形成于该上介电层中； —钝化层，形成于该上介电层上； —第一开口，形成于该钝化层中；一第一高分子层，形成于该钝化层上，其中该第一高分子层包括有一 第二开口，其暴露出该第一开口；一后端钝化连接线，包括有一粘着层和一含铜层，其中该粘着层由该 第 一高分子层延伸至该第 一开口和该第二开口 ，且连接于该铜单元； 一第二高分子层，形成于该第一高分子层和该后端钝化连接线上； 一第三开口，形成于该第二高分子层中；以及一底凸块金属层，具有至少一部分于该第三开口中，其中该底凸块金 属层连接于该后端钝化连接线。
10. 根据权利要求9所述的集成电路结构，其至少还包括 一第一额外铜单元和一第二额外铜单元，形成于该上介电层中；以及 一额外后端钝化连接线，位于该第一高分子层上，其中该额外后端钝化连接线包括有一部分延伸至该钝化层和该第一高分子层，且电性连接于 该第一额外铜单元和该第二额外铜单元。
11. 一种集成电路结构，其特征在于其至少包括 一介电层；一铜线，形成于该介电层中；一钝化层，包括有一无机材料，且形成于该介电层上；一高分子层，邻接并形成于该钝化层上；一底凸块金属层，形成于该高分子层上；以及一后端钝化连接线，电性连接于该底凸块金属层和该铜线，其中该后 端钝化连接线包括有一部分位于该高分子层上，以及另一部分延伸至该高 分子层和该钝化层中，且该后端钝化连接线物理性地连接于该铜线。
12. 根据权利要求11所述的集成电路结构，其特征在于其至少还包括: 一额外高分子层，位于该后端钝化连接线和该高分子层上，其中该额外高分子层暴露于外界空气中。
全文摘要
本发明是有关于一种集成电路结构，包括有钝化层；穿孔设于钝化层中；含铜通道形成于穿孔中；高分子层形成于钝化层上，其中高分子层包括有一开口，并暴露出含铜通道；后端钝化连接(PPI)线形成于高分子层中，其中后端钝化连接线延伸至此开口中，并物理性地接触于含铜通道；以及底凸块金属层形成于后端钝化连接线上，并电性连接于后端钝化连接线。本发明提出的集成电路结构，可减少电阻电容延迟(RC-Delay)效应和减少制程成本。
文档编号H01L23/522GK101425493SQ20081008921
公开日2009年5月6日 申请日期2008年4月8日 优先权日2007年11月1日
发明者杨斐杰, 游秀美, 郑嘉仁, 郭祖宽, 陈世明 申请人:台湾积体电路制造股份有限公司