一种晶圆背面对准的工艺集成方法
【技术领域】
[0001]本发明涉及微电子机械系统技术领域，更具体地，涉及一种晶圆背面对准的工艺集成方法。
【背景技术】
[0002]在常规大规模集成电路的CMOS工艺中，通常都是从最下层的晶圆衬底开始，一层层进行叠加与图形化，并不断地交替进行。其中，在图形化时需要进行对准，以防止产生不同层之间图形结构的偏移，及进一步可能造成的器件开路现象，其对准方式为后层对准前层，且为正面对准方式。而在微电子机械系统(MEMS)工艺中，常常需要对衬底的背面进行图形化，这就涉及到背面与正面的对准精度问题。
[0003]对准通常是通过光刻机来进行，对准过程开始于投影掩膜版与光刻机上固定的参照标记的正确对准。为了成功地在晶圆上形成图案，必须把晶圆上的图形正确地与投影掩膜版上的图形对准。对准标记是置于投影掩膜版和晶圆上用来确定它们的位置和方向的可见图形，其可以是投影掩膜版上的线条或特定图形，通过光刻转移到晶圆上后就形成沟槽状的对准标记。投影掩膜版的对准标记与光刻机上的基准标记对准，一旦对准标记对准后，就可认为投影掩膜版上的全部图形也对准了。
[0004]但是，常规的光刻机一般不具备将背面与正面对准的能力。因此，当需要进行背面与正面对准时，就要用专用的双面对准光刻机、如SUSS光刻机等来实施。与常规的仅具有正面对准功能的光刻机不同，这种双面对准光刻机除了需要在晶圆的正面上方安装观测镜头夕卜，还需要在晶圆的背面下方布置红外镜头，用于背面与正面的对准。由于需要额外增加光刻设施，这就增加了成本，带来了 CMOS与MEMS的工艺兼容性问题。
[0005]因此，如果能够通过工艺集成方法，来解决晶圆背面与正面的对准精度问题，就可以避免采用昂贵的双面对准光刻机，因而也就可以避免增加设备投资所带来的成本增加，同时，又可合理解决CMOS与MEMS的工艺兼容性问题。
【发明内容】
[0006]本发明的目的在于克服现有技术存在的上述缺陷，提供一种晶圆背面对准的工艺集成方法，既可降低制造成本，又可解决CMOS与MEMS的工艺兼容性问题。
[0007]为实现上述目的，本发明的技术方案如下:
[0008]—种晶圆背面对准的工艺集成方法，包括以下步骤:
[0009]步骤SOl:提供一衬底，在衬底正面沉积CMP阻挡层；
[0010]步骤S02:在衬底中刻蚀形成用作对准标记的深槽；
[0011 ]步骤S03:沉积填充材料，将深槽填满并平坦化；
[0012]步骤S04:去除CMP阻挡层，然后继续完成衬底正面剩余的其它工艺；
[0013]步骤S05:进行衬底背面研磨，将深槽中的填充材料露出；
[0014]步骤S06:在衬底背面沉积掩蔽层，并采用光刻、刻蚀工艺完成衬底背面的图形化。
[0015]优选地，步骤SOl中，先在衬底正面沉积缓冲层，然后再沉积CMP阻挡层。
[0016]优选地，所述缓冲层为通过等离子增强化学气相沉积的二氧化硅薄膜，厚度为500-2000埃。
[0017]优选地，所述CMP阻挡层为二氧化娃、氮氧化娃或氮化娃，厚度为50-3000埃。
[0018]优选地，步骤S02中，先通过光刻工艺定义对准标记图形，再利用深硅刻蚀工艺对衬底进行刻蚀，形成深度为200-500微米的深槽。
[0019]优选地，步骤S03中，先在深槽中沉积扩散阻挡层，然后再沉积填充材料。
[0020]优选地，所述填充材料为二氧化硅、聚酰亚胺、钨或铜。
[0021]优选地，步骤S05中，所述衬底背面研磨为通过高速率的背面化学机械研磨工艺，将衬底减薄至200-400微米，露出由深槽中的填充材料所形成的对准标记。
[0022]优选地，所述掩蔽层为通过等离子增强化学气相沉积的二氧化硅薄膜，厚度为500-5000埃。
[0023]优选地，步骤S06中，所述衬底背面的图形化为利用由填充材料在衬底背面形成的对准标记进行光刻对准，然后进行光刻、刻蚀和去胶。
[0024]从上述技术方案可以看出，本发明通过从衬底正面向衬底中刻蚀形成用作对准标记的深槽，并通过衬底背面研磨将对准标记露出，从而无需增加双面对准光刻机，即可利用同一对准标记进行晶圆背面与正面的对准，使得MEMS工艺与CMOS工艺更加兼容，并可降低制造成本。
【附图说明】
[0025]图1是本发明一种晶圆背面对准的工艺集成方法流程图；
[0026]图2-11是本发明一较佳实施例中根据图1的方法进行晶圆背面对准的工艺步骤示意图。
【具体实施方式】
[0027]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0028]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0029]在以下本发明的【具体实施方式】中，请参阅图1，图1是本发明一种晶圆背面对准的工艺集成方法流程图；同时，请参阅图2-11，图2-11是本发明一较佳实施例中根据图1的方法进行晶圆背面对准的工艺步骤示意图，图2-11中形成的分步工艺结构，可分别与图1中的工艺步骤相对应。如图1所示，本发明的一种晶圆背面对准的工艺集成方法，包括以下步骤:
[0030]如框01所示，步骤SOl:提供一衬底，在衬底正面沉积CMP阻挡层。
[0031]请参阅图2-图3。首先，在半导体晶圆衬底101上沉积一层CMP(化学机械研磨)阻挡层103，作为后续对填充材料进行平坦化时的CMP停止层。
[0032]作为一可选的实施方式，在沉积CMP阻挡层之前，也可以在衬底101上先沉积一层缓冲层102，作为衬底101和CMP阻挡层103之间的应力缓冲，以及后续填充材料与上层器件之间的隔离，如图2所示;然后，在缓冲层102之上再沉积CMP阻挡层103，如图3所示。其中，所述缓冲层102可以是通过等离子增强化学气相沉积(PECVD)的二氧化硅薄膜，厚度可为500-2000埃;所述CMP阻挡层103可以是通过等离子增强化学气相沉积的二氧化硅、氮氧化硅或氮化硅，厚度可为50-3000埃。例如在本实施例中，可先采用PECVD法沉积二氧化硅薄膜作为缓冲层102，厚度为50-1000埃;然后，再采用PECVD法沉积氮氧化硅薄膜作为CMP阻挡层103，厚度为500-2000埃。
[0033]如框02所示，步骤S02:在衬底中刻蚀形成用作对准标记的深槽。
[0034]请参阅图4。接下来，可先通过光刻工艺定义对准标记图形，然后再利用深硅刻蚀工艺对衬底101进行刻蚀，在衬底中刻蚀出深槽104，从而形成图示的对准标记104a(图中对准标记104a表现出深槽104的俯视或仰视形态，仅为示意，也可为其它形状的对准标记，以下同)。深槽104的深度可为200-500微米。
[0035]如框03所示，