一种晶圆级封装结构的制作方法
【专利摘要】本实用新型公开一种晶圆级封装结构，其包括：堆叠圆片，其包括通过胶层键合的第一半导体圆片和第二半导体圆片，第一半导体圆片第一表面上的连接焊盘称为第一连接焊盘，第二半导体圆片第一表面上的连接焊盘称为第二连接焊盘；多个沟槽，其与第一连接焊盘和/或第二连接焊盘对应，并位于第二半导体圆片的第二表面；与所述多个沟槽分别对应的多个连接孔，其自对应的沟槽的底部贯穿至第一半导体圆片的第一表面；重分布层，其形成于第二半导体圆片的第二表面和/或沟槽上方，其包括多个连接部和/或多个焊垫部，且连接部填充对应的连接孔。与现有技术相比，本实用新型可以以低成本/小封装面积方式实现多功能集成IC(集成电路)/MEMS器件的制造。
【专利说明】
一种晶圆级封装结构
【技术领域】
[0001]本实用新型涉及半导体封装技术领域，尤其涉及一种晶圆级封装结构。
【【背景技术】】
[0002]微机电系统MEMS(Micro_Electro Mechanical System)器件近些年成长迅速，从单一功能发展到多功能集成，目前已有多种6轴和9轴集成器件问世。从功能集成技术上来看，分为S0C(System On a Chip，系统单芯片)和SIP(System In a Package，系统级封装)两种。
[0003]SOC是通过FAB工艺将全部功能集成到单颗裸Die(芯片)上，可实现高密度、高速、降低功耗等性能，然而其带来开发周期长，芯片良率低等问题，由于不同MEMS功能的FAB工艺/材料不尽相同，所以往往只能通过摊大集成裸die的面积来排布，因而芯片面积也比单一功能芯片大。
[0004]SIP是将各种单一功能裸die(晶片)通过封装技术组装到一个封装体内实现集成，可分为并排(side by side)组装和堆叠组装，有开发周期短、芯片良率高等优势，然而并排组装有封装面积大(比SOC还要大)、集成度低等问题;堆叠组装可获得很小的封装面积，尤其是晶圆级封装，能大大提升封装效率和降低成本，极具发展潜力，但目前实现上下堆叠圆片之间的互连方式多为金属键合技术，这对圆片的设计、键合工艺和耐温性都有特殊要求，导致其适用范围有较大局限性。
[0005]因为，有必要提出一种改进的方案来克服上述问题。
【【实用新型内容】】
[0006]本实用新型的目的在于提供一种晶圆级封装结构，其可以以低成本/小封装面积方式实现多功能集成IC (集成电路)/MEMS器件的制造。
[0007]为了解决上述问题，根据本实用新型的一个方面，本实用新型提供一种晶圆级封装结构，其包括:堆叠圆片，其包括第一半导体圆片和第二半导体圆片，每个半导体圆片包括第一表面、与该第一表面相对的第二表面、集成于该半导体圆片上的多个半导体模块，各个半导体模块在半导体圆片的第一表面具有数个连接焊盘，第一半导体圆片的第一表面和第二半导体圆片的第一表面通过胶层键合，以形成第一半导体圆片和第二半导体圆片间的堆叠，其中，第一半导体圆片第一表面上的连接焊盘称为第一连接焊盘，第二半导体圆片第一表面上的连接焊盘称为第二连接焊盘;多个沟槽，其与第一连接焊盘和/或第二连接焊盘对应，并自所述第二半导体圆片的第二表面延伸至所述第二半导体圆片内；与所述多个沟槽分别对应的多个连接孔，其自对应的沟槽的底部贯穿至所述第一半导体圆片的第一表面;重分布层，其形成于所述第二半导体圆片的第二表面和/或所述沟槽上方，其包括与所述多个沟槽分别对应的多个重分布区，每个重分布区包括多个连接部和/或多个焊垫部，每个重分布区的连接部填充对应的连接孔。
[0008]进一步的，部分第一连接焊盘与部分第二连接焊盘对齐，与对齐的第一连接焊盘和第二连接焊盘对应的沟槽的底部暴露出对应的第二连接焊盘，与对齐的第一连接焊盘和第二连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿下方的第二连接焊盘、胶层以暴露出对齐的第一连接焊盘。
[0009]进一步的，部分对齐的第一连接焊盘和第二连接焊盘通过所述重分布区的连接部电连接;或所述重分布区的连接部将所述重分布区的焊垫部以及对齐的第一连接焊盘和第二连接焊盘电连接。
[0010]进一步的，部分第一连接焊盘无与之对齐的第二连接焊盘，与此部分第一连接焊盘对应的沟槽，其贯穿所述第二半导体圆片；与此部分第一连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿胶层以暴露出对应的第一连接焊盘;此部分第一连接焊盘通过所述重分布区的连接部与对应的焊垫部电连接。
[0011 ]进一步的，部分第二连接焊盘无与之对齐的第一连接焊盘，与此部分第二连接焊盘对应的沟槽的底部暴露出对应的第二连接焊盘;与此部分第二连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿下方的第二连接焊盘、胶层，此部分第二连接焊盘通过所述重分布区的连接部与对应的焊垫部电连接。
[0012]进一步的，所述晶圆级封装结构还包括第一钝化层和/或第二钝化层，所述第一钝化层在重分布层下以覆盖形成有沟槽的第二半导体圆片的第二表面，所述连接孔还贯穿该第一钝化层;所述第二钝化层形成于所述重分布层上方以覆盖所述连接部，该第二钝化层具有暴露所述焊垫部的开口。
[0013]与现有技术相比，本实用新型采用广泛适用的圆片键合(adhesivebonding)和RDL(Re-Distribut1n Layer，重分布层)互连技术，以低成本/小封装面积方式实现多功能集成IC/MEMS器件的制造。
【【附图说明】】
[0014]为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0015]图1为本实用新型中的晶圆级封装结构的制造方法在一个实施例中的流程示意图；
[0016]图2a_图2j为图1中的制造方法的各个步骤实施之后的晶圆级封装结构的结构示意图；
[0017]图3a_图3b为第一连接焊盘和第二连接焊盘的另外两种排布情况时所述晶圆级封装结构的结构示意图；
[0018]图4为所述重分布区只有连接部时所述晶圆级封装结构的结构示意图；
[0019]图5a_图5e为第二种沟槽形成方式时所述制造方法的各个步骤实施之后的晶圆级封装结构的结构示意图。
【【具体实施方式】】
[0020]本实用新型的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本实用新型技术方案的运作。为透彻的理解本实用新型，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本实用新型则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本实用新型的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
[0021]此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。所属领域内的普通技术人员所熟知的是，本实用新型中的相连、连接或相接等表示直接或间接电性连接。
[0022]请参考图1所示，其为本实用新型中的晶圆级封装结构的制造方法500在一个实施例中的流程示意图。以下结合图2a-2j显示了图1所示的制造方法500的各个步骤实施之后的晶圆级封装结构的结构示意图。所述制造方法500包括如下步骤。
[0023]步骤510、如图2a所示，提供第一半导体圆片640和第二半导体圆片650。每个半导体圆片包括第一表面641、651、与该第一表面641、651相对的第二表面643、653、集成于该半导体圆片上的多个半导体模块，各个半导体模块在半导体圆片的第一表面641、651具有数个连接焊盘642、652。为了便于描述，第一半导体圆片640第一表面上的连接焊盘称为第一连接焊盘642，第二半导体圆片650第一表面上的连接焊盘称为第二连接焊盘652。此外，图2a-图2j中仅仅示意出了晶圆级封装结构的部分区域，也只是示例性的给出了两个第一连接焊盘642和两个第二连接焊盘652，实际上，第二连接焊盘652和第一连接焊盘642可以有很多个。
[0024]步骤520、如图213所不，通过adhesive layer(胶层)660将第一半导体圆片640的第一表面和第二半导体圆片650的第一表面键合，以形成包括第一半导体圆片640和第二半导体圆片650的堆叠圆片。键合后，堆叠圆片的第一表面之间形成至少一个密封腔(cavity)。
[0025]步骤530、自所述第二半导体圆片650的第二表面的与第一连接焊盘642和/或第二连接焊盘652对应的位置开设多个沟槽，所述沟槽自所述第二半导体圆片650的第二表面延伸至所述第二半导体圆片内。
[0026]在一个实施例中，所述开设多个沟槽的步骤530包括:
[0027]步骤A、在所述第二半导体圆片650的第二表面上对应第一连接焊盘和/或第二连接焊盘的位置开设第一沟槽部611，并在第一沟槽部611的底部保留一定厚度的第二半导体圆片650的本体材料，如图2c所示，该步骤可以通过切割或刻蚀等工艺实现；
[0028]步骤B、在第一沟槽部611的底部继续蚀刻以去除第一沟槽部611的底部剩余的第二半导体圆片650的本体材料，从而得到第二沟槽部612，第一沟槽部611和第二沟槽部612共同形成所述沟槽，如图2d，该步骤可以通过刻蚀等工艺实现。
[0029]在图2c_2d所示的实施例中，开设所述沟槽的位置都对应着对齐的第一连接焊盘642和第二连接焊盘652，此时此处开设的沟槽610底部暴露出对应的第二连接焊盘652。
[0030]步骤540、如图2e所示，在形成有所述沟槽610的第二半导体圆片650的第二表面和/或所述沟槽上覆盖第一钝化层670。
[0031]步骤550、如图2f所示的，开设自所述沟槽610的底部贯穿至所述第一半导体圆片640的第一表面的连接孔620 ο在图2f所示的实施例中，连接孔620自该沟槽610的底部依次贯穿下方的第二连接焊盘652、胶层660以暴露出对齐的第一连接焊盘642。所述连接孔可以通过激光打孔(Laser drill)工艺或蚀刻工艺形成。
[0032]步骤560、如图2g所示，在第二半导体圆片650的第二表面上方形成重分布层630，该重分布层630包括多个重分布区，每个重分布区包括一个焊垫部634和/或一个连接部632。每个重分布区对应一个沟槽610，所述连接部632可以填充于所述连接孔620中，并电性连接第一连接焊盘642和/或第二连接焊盘652。所述重分布层630采用导电性材料。
[0033]步骤570、如图2h所示，在所述重分布层630上方形成第二钝化层680，所述第二钝化层680覆盖所述连接部632且具有暴露焊垫部643的开口。
[0034]步骤580、如图2i和2j所示，在所述第二半导体650第二表面暴露出的焊垫部634上布置焊球690，以形成引脚输出端口。在其他实施例中，也可以在暴露的焊垫部634不植球，以形成无引脚输出端口。图2j的610所指的区域为形成所述沟槽的区域。
[0035]随后对由图1所示的制造方法制得的晶圆级封装结构进划片切割，以得到单个芯片。请参考图2j所述，其为切割后所得芯片的俯视图。
[0036]需要特别说明的是，在形成堆叠圆片后，第一连接焊盘642和第二连接焊盘652的排布情况分为三种，第一种排布情况是:第一连接焊盘642和第二连接焊盘652对齐，第二种排布情况是:有第一连接焊盘且无第二连接焊盘与之对齐，第三种排布情况是:有第二连接焊盘且无第一连接焊盘与之对齐。上文以及图2b至图2i中，都是以第一种排布情况(第一连接焊盘642和第二连接焊盘652对齐)为例，进行介绍。这里再次介绍一下其他排布情况下的制造方法。
[0037]如图3a所示的，在第一连接焊盘642和第二连接焊盘652的第二种排布情况下，SP有第一连接焊盘642且无第二连接焊盘652与之对齐，此时步骤530中开设的沟槽610会贯穿所述第二半导体圆片直到所述胶层660，步骤550中开设的连接孔620会自该沟槽610的底部依次贯穿胶层660以暴露出对应的第一连接焊盘642。其余步骤可以第一种排布情况相同。
[0038]如图3b所示的，在第一连接焊盘642和第二连接焊盘652的第三种排布情况下，有第二连接焊盘652且无第一连接焊盘642与之对齐，此时在步骤530开设的沟槽610的底部暴露出对应的第二连接焊盘652，在步骤550中开设的连接孔620会自该沟槽610的底部依次贯穿下方的第二连接焊盘652、胶层660。其余步骤可以第一种排布情况相同。在图3a、3b中，都未示出所述第二钝化层680。
[0039]在图2g、图3a和图3b所示的实施例中，所述重分布层630的每个重分布区均包括有与第一连接焊盘642和/或第二连接焊盘652连接的连接部632和焊接部634。然而，在有些实施例中，如图4所示的，对应于每个沟槽610的部分重分布区可以不包括焊接部634，而只是包括连接部632，此时第一连接焊盘642和/或第二连接焊盘652都不需要与外部电性连接。
[0040]在上文中，图2c_2d示意出了步骤530在一个实施例的实现方式。在另一个实施例中，也可以如图5a所示的，所述开设多个沟槽的步骤530可以为在所述第二半导体圆片650的第二表面上对应第一连接焊盘和/或第二连接焊盘的位置直接刻蚀到第二连接焊盘652或胶层660，以得到所述沟槽610，该步骤可以通过刻蚀等工艺实现。
[0041]图5b为在图5a所示的沟槽开设方式的基础上经过步骤540形成第一钝化层670后的晶圆级封装结构的状态示意图；图5c为在图5a所示的沟槽开设方式的基础上经过步骤550形成连接孔620后的晶圆级封装结构的状态示意图；图5d为在图5a所示的沟槽开设方式的基础上经过步骤560形成重分布层630后的晶圆级封装结构的状态示意图；图5d为在图5a所示的沟槽开设方式的基础上经过步骤570形成第二钝化层680后的晶圆级封装结构的状态示意图。
[0042]根据本实用新型的另一个方面，本实用新型提供一种晶圆级封装结构。
[0043]请参考图2i所示的，所述晶圆级封装结构包括堆叠圆片、沟槽610、连接孔620和重分布层630。
[0044]所述堆叠圆片包括第一半导体圆片640和第二半导体圆片650，每个半导体圆片包括第一表面、与该第一表面相对的第二表面、集成于该半导体圆片上的多个半导体模块(未图示，即半导体晶片)，各个半导体模块在半导体圆片的第一表面具有数个连接焊盘，第一半导体圆片640的第一表面和第二半导体圆片650的第一表面通过胶层(adhesive layer)660键合，以形成第一半导体圆片和第二半导体圆片间的堆叠。
[0045]所述沟槽610与第一连接焊盘642和/或第二连接焊盘652对应，并自所述第二半导体圆片650的第二表面延伸至所述第二半导体圆片650内。所述连接孔620自所述沟槽610的底部贯穿至所述第一半导体圆片140的第一表面。所述重分布层130形成于所述第二半导体圆片650的第二表面和所述沟槽610上方且填充所述连接孔620，该重分布层630包括多个重分布区，每个重分布区包括多个焊垫部和/或多个连接部。
[0046]如图2i所示的，其示意出了部分第一连接焊盘642与部分第二连接焊盘652对齐的示例。与对齐的第一连接焊盘642和第二连接焊盘652对应的沟槽610的底部暴露出对应的第二连接焊盘652 ；与对齐的第一连接焊盘642和第二连接焊盘652对应的连接孔620自该沟槽610的底部依次贯穿下方的第二连接焊盘652、胶层660以暴露出对齐的第一连接焊盘642;该重分布区的连接部632将所述焊垫部634以及对齐的第一连接焊盘642和第二连接焊盘652电连接。
[0047]图2i所示的晶圆级封装结构还包括第一钝化层670和第二钝化层680，所述第一钝化层670在所述重分布层630下以覆盖形成有沟槽610的第二半导体圆片650的第二表面，所述连接孔620还贯穿该第一钝化层670;所述第二钝化层680形成于重分布层630上方以覆盖所述连接部632，该第二钝化层680具有暴露焊垫部634的开口。
[0048]在图2i所示的实施例中，所述晶圆级封装结构还包括至少一个气密键合(未图示)，所述气密键合设置于堆叠圆片的第一表面之间；所述晶圆级封装结构还包括至少一个空腔(未图示)，所述空腔位于堆叠圆片的第一表面之间，所述空腔内可填充气态物质或为真空。
[0049]请参考图3a所述，其为本实用新型在一个实施例中的晶圆级封装结构的第二部分纵剖面图，其与图2i所示的纵剖面图的主要区别在于，即有第一连接焊盘642且无第二连接焊盘652与之对齐，第一连接焊盘642通过连接部632电连接。
[0050]请参考图3b所述，其为本实用新型在一个实施例中的晶圆级封装结构的第三部分纵剖面图，其与图2i所示的纵剖面图的主要区别在于，即有第二连接焊盘652且无第一连接焊盘642与之对齐;与此部分第一连接焊盘642对应的沟槽610，其贯穿所述第二半导体圆片;连接孔620自该沟槽610的底部依次贯穿胶层以暴露出对应的第一连接焊盘642;此部分第一连接焊盘642通过连接部632与焊垫部634电连接。
[0051]本实用新型中，第一半导体圆片和第二半导体圆片上集成的半导体模块可以为IC或MEMS器件。
[°°52] 综上所述，本实用新型中，通过adhesive bonding圆片键合和RDL互连技术实现了第一半导体圆片和第二半导体圆片的互连，从而不仅降低了芯片的封装尺寸小和制造成本，还具有适用范围光且开发周期短(相比S0C)的优点。
[0053]上述说明已经充分揭露了本实用新型的【具体实施方式】。需要指出的是，熟悉该领域的技术人员对本实用新型的【具体实施方式】所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于前述【具体实施方式】。
【主权项】
1.一种晶圆级封装结构，其特征在于，其包括: 堆叠圆片，其包括第一半导体圆片和第二半导体圆片，每个半导体圆片包括第一表面、与该第一表面相对的第二表面、集成于该半导体圆片上的多个半导体模块，各个半导体模块在半导体圆片的第一表面具有数个连接焊盘，第一半导体圆片的第一表面和第二半导体圆片的第一表面通过胶层键合，以形成第一半导体圆片和第二半导体圆片间的堆叠，其中，第一半导体圆片第一表面上的连接焊盘称为第一连接焊盘，第二半导体圆片第一表面上的连接焊盘称为第二连接焊盘； 多个沟槽，其与第一连接焊盘和/或第二连接焊盘对应，并自所述第二半导体圆片的第二表面延伸至所述第二半导体圆片内； 与所述多个沟槽分别对应的多个连接孔，其自对应的沟槽的底部贯穿至所述第一半导体圆片的第一表面； 重分布层，其形成于所述第二半导体圆片的第二表面和/或所述沟槽上方，其包括与所述多个沟槽分别对应的多个重分布区，每个重分布区包括多个连接部和/或多个焊垫部，每个重分布区的连接部填充对应的连接孔。2.根据权利要求1所述的晶圆级封装结构，其特征在于， 部分第一连接焊盘与部分第二连接焊盘对齐，与对齐的第一连接焊盘和第二连接焊盘对应的沟槽的底部暴露出对应的第二连接焊盘，与对齐的第一连接焊盘和第二连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿下方的第二连接焊盘、胶层以暴露出对齐的第一连接焊盘。3.根据权利要求2所述的晶圆级封装结构，其特征在于， 部分对齐的第一连接焊盘和第二连接焊盘通过所述重分布区的连接部电连接;或所述重分布区的连接部将所述重分布区的焊垫部以及对齐的第一连接焊盘和第二连接焊盘电连接。4.根据权利要求1所述的晶圆级封装结构，其特征在于， 部分第一连接焊盘无与之对齐的第二连接焊盘， 与此部分第一连接焊盘对应的沟槽，其贯穿所述第二半导体圆片； 与此部分第一连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿胶层以暴露出对应的第一连接焊盘； 此部分第一连接焊盘通过所述重分布区的连接部与对应的焊垫部电连接。5.根据权利要求1所述的晶圆级封装结构，其特征在于， 部分第二连接焊盘无与之对齐的第一连接焊盘， 与此部分第二连接焊盘对应的沟槽的底部暴露出对应的第二连接焊盘； 与此部分第二连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿下方的第二连接焊盘、胶层， 此部分第二连接焊盘通过所述重分布区的连接部与对应的焊垫部电连接。6.根据权利要求2-5任一所述的晶圆级封装结构，其特征在于， 所述晶圆级封装结构还包括第一钝化层和/或第二钝化层，所述第一钝化层在重分布层下以覆盖形成有沟槽的第二半导体圆片的第二表面，所述连接孔还贯穿该第一钝化层；所述第二钝化层形成于所述重分布层上方以覆盖所述连接部，该第二钝化层具有暴露所述 焊垫部的开口。
【文档编号】H01L23/52GK205542757SQ201620112614
【公开日】2016年8月31日
【申请日】2016年2月3日
【发明人】饶杰, 周海峰, 文彪, 凌方舟, 蒋乐跃
【申请人】美新半导体（无锡）有限公司