扇出封装件中的离散聚合物的制作方法
【专利摘要】封装件包括第一模制材料、位于第一模制材料中的下层级器件管芯、位于下层级器件管芯和第一模制材料上方的介电层以及延伸至第一介电层以电连接至下层级器件管芯的多条重分布线。该封装件还包括位于介电层上方的上层级器件管芯以及将上层级器件管芯模制在其中的第二模制材料。部分第二模制材料的底面与第一模制材料的顶面接触。本发明的实施例还涉及扇出封装件中的离散聚合物。
【专利说明】
扇出封装件中的离散聚合物
技术领域
[0001]本发明的实施例涉及封装件，更具体地，涉及扇出封装件中的离散聚合物。
【背景技术】
[0002]随着半导体技术的发展，半导体管芯变得越来越小。然而，半导体管芯需要集成更多的功能。相应地，半导体管芯需要在更小的区域封装越来越大量的输入/输出(I/O)焊盘，并且I/O焊盘的密度上升迅速。因此，半导体管芯的封装变得更困难，并对产量产生不利的影响。
[0003]封装技术可以分为两类。一类通常被称为晶圆级封装(WLP)，其中，在锯切晶圆上的管芯之前，封装晶圆上的管芯。WLP技术具有诸如更大的吞吐量和更低的成本的一些有利的特点。此外，需要较少的底部填充物或模塑料。然而，WLP技术存在弊端。传统的WLP只能是扇入式封装，其中，每个管芯的I/O焊盘限制于直接位于相应的管芯的表面上方的区域。在管芯的有限的区域的情况下，由于I/O焊盘的间距的限制，限制了 I/O焊盘的数量。如果减小焊盘的间距，则可能发生焊料桥接。此外，在固定的球尺寸的要求下，焊料球必须具有一定的尺寸，这反过来限制了可以封装在管芯的表面上的焊料球的数量。
[0004]在另一类封装中，管芯在封装至其它的晶圆之前从晶圆上锯切，并且仅封装“已知良好管芯”。这种封装技术的有利的特点是有形成扇出封装件的可能性，这意味着管芯上的I/O焊盘可以重新分布至比管芯本身更大的区域，并且因此可以增加封装在管芯的表面上的I/O焊盘的数量。
【发明内容】
[0005]本发明的实施例提供了一种封装件，包括:第一模制材料;下层级器件管芯，位于所述第一模制材料中；第一介电层，位于所述下层级器件管芯和所述第一模制材料上方;多条重分布线，延伸至所述第一介电层以电连接至所述下层级器件管芯;上层级器件管芯，位于所述第一介电层上方；以及第二模制材料，在所述第二模制材料中模制所述上层级器件管芯，其中，部分所述第二模制材料的底面与所述第一模制材料的顶面接触。
[0006]本发明的另一实施例提供了一种封装件，包括:第一模制材料；下层级器件管芯，位于所述第一模制材料中；第一聚合物层，位于所述下层级器件管芯和所述第一模制材料上方;多条第一重分布线，延伸至所述第一聚合物层以电连接至所述下层级器件管芯;上层级器件管芯，位于所述第一聚合物层上方;第二模制材料，在所述第二模制材料中模制所述上层级器件管芯，其中，所述第一模制材料的第一边缘和所述第二模制材料的第二边缘处于相同的平面以形成所述封装件的边缘，并且其中，部分所述第二模制材料包括彼此相对的所述第二边缘和第三边缘，所述第三边缘与所述第一聚合物层接触；以及通孔，位于所述第二模制材料中，其中，所述通孔和所述多条第一重分布线的一条将所述下层级器件管芯电连接至所述上层级器件管芯。
[0007]本发明的又一实施例提供了一种方法，包括:在第一模制材料中模制下层级器件管芯;平坦化所述第一模制材料以暴露所述下层级器件管芯;在所述第一模制材料上方形成第一聚合物层；图案化所述第一聚合物层以形成第一沟槽;在所述第一聚合物层上方放置上层级器件管芯;在第二模制材料中模制所述上层级器件管芯，其中，所述第二模制材料填充所述第一沟槽以接触所述第一模制材料；以及平坦化所述第二模制材料以暴露所述上层级器件管芯。
【附图说明】
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该理解，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1至图11示出了根据一些实施例的在多堆叠扇出封装件的形成中的中间阶段的截面图；
[0010]图12示出了部分多堆叠扇出封装件的俯视图；
[0011]图13示出了根据一些实施例的部分多堆叠扇出封装件的放大图；
[0012]图14至图16示出了根据可选实施例的在多堆叠扇出封装件的形成中的中间阶段的截面图，其中，在上聚合物层中未形成开口 ；
[0013]图17和图18示出了根据可选实施例的在多堆叠扇出封装件的形成中的中间阶段的截面图，其中，施加了液体模塑料；
[0014]图19至图21示出了根据可选实施例的在多堆叠扇出封装件的形成中的中间阶段的截面图，其中，在施加液体模塑料之前实施部分切割；以及
[0015]图22示出了根据一些实施例的用于形成多堆叠扇出封装件的工艺流程。
【具体实施方式】
[0016]以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)并其此处使用的空间相对描述符可以同样地作相应的解释。
[0018]根据各个示例性实施例，提供了多堆叠扇出封装件及其形成方法。示出了形成多堆叠扇出封装件的中间阶段。讨论了实施例的变化。贯穿各个视图和说明性实施例，相同的参考标号用于指定相同的元件。
[0019]图1至图11示出了根据本发明的一些实施例的在多堆叠扇出封装件的形成中的中间阶段的截面图。在随后的讨论中，参照图12中的工艺步骤讨论图1至图11中示出的工艺步骤。
[0020]参照图1，提供了载体30，以及在载体30上方设置粘合层32。载体30可以是空白玻璃载体、空白陶瓷载体等，并且载体30可以具有圆形俯视图形状的半导体晶圆的形状。有时，载体30称为载体晶圆。例如，粘合层32可以由光热转换(LTHC)材料形成，以及也可以使用其它类型的粘合剂。根据本发明的一些实施例，粘合层32能够在光的热量下分解，并且因此可以从粘合层32上形成的结构释放载体30。
[0021]在粘合层32上方形成缓冲层34。根据本发明的一些实施例，缓冲层34是由聚苯并恶唑(PBO)、聚酰亚胺等形成的聚合物层。
[0022]器件管芯36放置在缓冲层34上方。相应的步骤示出为图22中示出的工艺流程中的步骤202。器件管芯36可以通过管芯附接膜38粘合至缓冲层34。管芯附接膜38的边缘与相应的上面的器件管芯36的边缘共端点(对准)。管芯附接膜38是粘合膜。多个放置的器件管芯36可以布置为包括多个行和多个列的阵列。器件管芯36可以包括具有与相应的管芯附接膜38接触的背面(面朝下的表面)的半导体衬底。器件管芯36还包括位于半导体衬底的前面(面朝上的表面)处的集成电路器件(例如，诸如包括晶体管的有源器件，未示出)。器件管芯36可以包括诸如静态随机存取存储器(SRAM)管芯、动态随机存取存储器(DRAM)管芯等的存储器管芯。
[0023]器件管芯36包括位于器件管芯的顶面处的诸如金属柱40的导电部件。金属柱40电连接至器件管芯36内部的集成电路。根据本发明的一些示例性实施例，如图1所示，金属柱40的顶面是暴露的。金属柱40可以是铜柱，并且也可以包括诸如铝、镍等的其它的导电/金属材料。根据本发明的一些实施例，金属柱40的顶面与介电层42的顶面共面。根据本发明的可选实施例，金属柱40嵌入在介电层42内，并且介电层42的顶面高于金属柱40的顶面。介电层42可以由聚合物形成，该聚合物可以包括ΡΒ0、聚酰亚胺等。在整个描述中，器件管芯36也称为层级-1管芯或下层级管芯。
[0024]参照图2，模制材料44模制在器件管芯36上。相应的步骤示出为图22中示出的工艺流程中的步骤204。模制材料44作为液体分配并且之后例如在热固化工艺中固化。模制材料44填充器件管芯36之间的间隙并且可以与缓冲层34接触。模制材料44可以包括模塑料、模制底部填充物、环氧树脂或树脂。在模制工艺之后，模制材料44的顶面高于金属柱40的顶端。
[0025]接下来，实施诸如化学机械抛光(CMP)步骤或研磨步骤的平坦化步骤以平坦化模制材料44，直至暴露器件管芯36的金属柱40。相应的步骤示出为图22中示出的工艺流程中的步骤206。在图3中示出了产生的结构。由于平坦化，金属柱40的顶面与模制材料44的顶面基本齐平(共面)。
[0026]参照图4，在模制材料44和金属柱40上方形成介电层46和相应的重分布线(RDL)48的一个或多个层。相应的步骤示出为图22中示出的工艺流程中的步骤208。根据本发明的一些实施例，介电层46由诸如ΡΒ0、聚酰亚胺等的聚合物形成。根据本发明的可选实施例，介电层46由诸如氮化娃、氧化娃、氮氧化娃等的无机介电材料形成。
[0027]RDL48形成为电连接至金属柱40 ADL48可以包括金属迹线(金属线)和位于相应的金属迹线下面并且连接至相应的金属迹线的通孔。根据本发明的一些实施例，RDL48通过镀工艺形成，其中，每个RDL48均包括晶种层(未示出)和位于晶种层上方的镀的金属材料。晶种层和镀的金属材料可以由相同材料或不同材料形成。
[0028]在RDL48的形成期间，图案化介电层46以形成通孔开口(由RDL48占据)，并且上层级的RDL48延伸至通孔开口以接触下层级RDL48或金属柱40。在形成通孔开口的同时，也去除了介电层46的一些部分以在介电层46中形成开口 49。可以使用相同的光刻掩模和相同的光刻工艺实施通孔开口和开口 49的形成。开口 49可以形成包括穿过垂直开口的水平开口(沟槽，从顶部看)的网格。因此，介电层46的剩余部分位于由网格限定的区域中。
[0029]参照图5，在介电层46上方形成金属粧50，并且金属粧50电连接至RDL48。在整个描述中，由于金属粧50穿透随后形成的模制材料，因此金属粧50可选地称为通孔50。相应的步骤示出为图22中示出的工艺流程中的步骤210。通孔50通过在介电层46的顶层中形成的通孔连接至RDL48。根据本发明的一些实施例，通孔50通过镀形成，并且通孔50的形成工艺可以包括:图案化介电层46的顶层以形成暴露RDL48的开口，形成延伸至开口的毯状晶种层(未示出)，形成和图案化光刻胶(未示出)以及在通过光刻胶中的开口暴露的部分晶种层上镀通孔50。之后去除光刻胶和由去除的光刻胶覆盖的部分晶种层。通孔50的材料可以包括铜、铝、镍、钨等。通孔50具有杆的形状。通孔50的俯视图形状可以是圆形、矩形、正方形、六边形等。
[0030]图6示出了介电层46上方的器件管芯52的放置。在整个描述中，器件管芯52也称为层级-2管芯或上层级管芯。相应的步骤示出为图22中示出的工艺流程中的步骤212。器件管芯52可以通过管芯附接膜54(其为粘合膜)粘合至顶介电层46。每个器件管芯52都可以包括具有与相应的管芯附接膜54物理接触的背面(面朝下的表面)的半导体衬底。器件管芯52还包括位于半导体衬底的前面(面朝上的表面)处的集成电路器件(例如，诸如包括晶体管的有源器件，未示出)。器件管芯52可以包括诸如中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、移动应用管芯等的逻辑管芯。器件管芯52也可以包括片上系统(SoC)管芯。
[0031]器件管芯52包括位于器件管芯52的顶面处的诸如金属柱56的导电部件。金属柱56电连接至器件管芯52内部的集成电路。根据本发明的一些示例性实施例，如图6所示，金属柱56的顶面是暴露的。金属柱56可以是铜柱，并且也可以包括诸如铝、镍等的其它的导电/金属材料。根据本发明的一些实施例，金属柱56的顶面与介电层58的顶面共面。根据本发明的可选实施例，金属柱56嵌入在介电层58内，并且介电层58的顶面高于金属柱56的顶面。介电层58可以由聚合物形成，该聚合物可以包括ΡΒ0、聚酰亚胺等。
[0032]参照图7，模制材料60模制在器件管芯52和通孔50上。相应的步骤示出为图22中示出的工艺流程中的步骤214。模制材料60可以包括模塑料、模制底部填充物、环氧树脂或树月旨。在模制工艺之后，模制材料60的顶面高于金属柱56和通孔50的顶端。模制材料60填充至开口49(图6)以接触模制材料44。根据本发明的一些实施例，模制材料44和模制材料60由相同类型的模制材料形成。根据可选实施例，模制材料44和模制材料60由不同类型的模制材料形成。
[0033]接下来，实施平坦化步骤以平坦化模制材料60，直至暴露通孔50。相应的步骤所示为图22中示出的工艺流程中的步骤216。在图8中示出产生的结构。由于平坦化，也暴露了器件管芯52的金属柱56。由于平坦化，通孔50的顶面与金属柱56的顶面基本齐平(共面)，并且通孔50的顶面与模制材料60的顶面基本齐平(共面)。
[0034]参照图9，在模制材料60、通孔50和金属柱56上方形成介电层62和相应的RDL64的一个或多个层。相应的步骤示出为图22中示出的工艺流程中的步骤218。根据本发明的一些实施例，介电层62由诸如ΡΒ0、聚酰亚胺等的聚合物形成。根据本发明的可选实施例，介电层62由诸如氮化娃、氧化娃、氮氧化娃等的无机介电材料形成。
[0035]RDL64形成为电连接至金属柱56和通孔50 ADL64也可以使金属柱56、通孔50和金属柱40彼此电互连。RDL64可以包括金属迹线(金属线)和位于金属迹线下面并且连接至金属迹线的通孔。根据本发明的一些实施例，RDL64通过镀工艺形成，其中，每个RDL64均包括晶种层和位于晶种层上方的镀的金属材料。晶种层和镀的金属材料可以由相同材料或不同材料形成。
[0036]在RDL64的形成期间，也图案化介电层62以形成通孔开口，并且上层级RDL64延伸至通孔开口以接触下层级RDL64或金属柱56。在形成通孔开口的同时，也去除介电层62的一些部分以在介电层62中形成开口 66。可以使用相同的光刻掩模和相同的光刻工艺实施通孔开口和开口 66的形成。开口 66可以形成网格，并且介电层62的剩余部分位于由由网格限定的区域中。因此，通过开口 66暴露模制材料60。
[0037]图10示出了根据本发明的一些示例性实施例的电连接器68的形成。相应的步骤示出为图22中示出的工艺流程中的步骤224。电连接器68电连接至RDL64、金属柱40和金属柱56和/或通孔50。电连接器68的形成可以包括在RDL64上方放置焊料球，并且之后回流焊料球。根据本发明的可选实施例，电连接器68的形成包括实施镀步骤以在RDL64上方形成焊料区域并且之后回流焊料区域。电连接器68也可以包括也可以通过镀形成的金属柱或金属柱和焊料帽。在整个描述中，包括器件管芯52、通孔50、模制材料60、RDL64和介电层62的组合结构将称作封装件70，封装件70也是复合晶圆。
[0038]根据本发明的一些实施例，开口49(也参照图4)的宽度Wl介于约ΙΟΟμπι和约300μπι的范围内。开口66的宽度W2介于约ΙΟΟμπι和约300μπι的范围内。宽度W2可以大于或等于宽度Wl。锯线的宽度W3介于约30μπι和约40μπι的范围内。
[0039]接下来，封装件70从载体30脱粘。根据一些示例性脱粘工艺，切割胶带(未示出)附接至封装件72以保护电连接器68。例如，通过将UV光或激光投射到粘合层32上实施封装件70从载体30的脱粘。例如，当粘合层32由LTHC形成时，由光或激光产生的热量引起LTHC分解，并且因此载体30从封装件72分离。在随后的步骤中，实施管芯锯切以将封装件70锯切成离散封装件72。相应的步骤也示出为图22中示出的工艺流程中的步骤224。
[0040]图11示出了产生的离散封装件72。封装件72包括位于下层级处的器件管芯36以及位于上层级处的器件管芯52。器件管芯36和器件管芯52通过RDL48和RDL64以及通孔50电互连以形成多堆叠封装件72。可以是聚合物层的介电层46形成在下层级管芯36和上层级管芯52之间。下层级管芯36模制在模制材料44中，并且上层级管芯52模制在模制材料60中。模制材料60向下延伸，并且部分模制材料60与介电层46共面。
[0041]图12示出了离散封装件72的部分的俯视图，其中，该俯视图在介电层46的层级处获得。如图12所示，部分模制材料60(以下称为环部)包围介电层46。同样，介电层62的边缘62Α与模制材料44和模制材料60的相应的边缘未对准，并且介电层62的边缘62Α更朝向封装件72的中心凹进。
[0042]根据本发明的一些实施例，介电层62的边缘62Α从模制材料60的边缘60Α(以及模制材料44的边缘44A)凹进凹进距离Dl，凹进距离Dl可以介于约30μπι和约130μπι的范围内。模制材料60的环部的宽度等于凹进距离D2，凹进距离D2是介电层46的边缘46Α从模制材料60的边缘60Α凹进的凹进距离。凹进距离D2也可以介于约30μπι和约130μπι的范围内。
[0043]此外，如图11所示，模制材料60的环部的底面与介电层46的底面共面，并且模制材料60的环部的底面与模制材料44的顶面接触以形成界面80。不管模制材料44和模制材料60是由相同的模制材料形成还是由不同的模制材料形成，由于模制材料44的平坦化，界面80是可区分的。例如，图13示出了区域74(图11)中的部分封装件72的示意性放大视图。模制材料44可以包括聚合物78Α中的填充物76Α。模制材料60可以包括聚合物78Β中的填充物76Β。填充物76Α和填充物76Β可以由硅石、氧化铝、氮化铝、碳化硅等形成，以及填充物76Α的材料和填充物76Β的材料可以相同或不同。此外，填充物76Α和填充物76Β可以具有球形形状。由于模制材料44的平坦化，也研磨了填充物76Α，并且去除了一些填充物76Α的顶部。相应地，填充物76Α的一些顶部可以具有与界面80共面的平坦的顶面，这些填充物76Α具有圆形下部。另一方面，与界面80接触的一些填充物76Β具有与界面80共面的圆形低端。相应地，通过填充物76Α和填充物76Β的形状，界面80是可区分的。
[0044]图14至图16示出根据本发明的可选实施例的在多堆叠封装件的形成中的中间阶段的截面图。除非特别说明，这些实施例中的组件的材料和形成方法与图1至图13中示出的实施例中的由相同的参考标号表示的相同的组件本质上是相同的。因此，在图1至图13中示出的实施例的讨论中可以找到图14至图16(以及图17至图21)中示出的组件的形成工艺和材料的相关细节。
[0045]这些实施例的初始步骤与图1至图8中示出的本质相同。接下来，如图14所示，形成介电层62和RDL64。除了当在介电层62中形成通孔开口时，在器件管芯52之间未形成开口之夕卜，形成工艺类似于图9中的工艺。或者说，根据这些实施例，未形成图9中所示的开口 66。接下来，如图15所示，形成电连接器68，并且实施管芯锯切以将封装件70分离成封装件72。图16中示出了产生的离散封装件72。除了介电层62的边缘与相应的模制材料44的边缘和模制材料60的边缘垂直对准(共端点以及相同的垂直面)之外，图16中的封装件72类似于图11中示出的封装件72。
[0046]图17和图18示出了根据本发明的可选实施例的在多堆叠封装件的形成中的中间阶段的截面图。这些实施例的初始步骤与图1至图9示出的本质相同。接下来，如图17所示，施加液体模塑料74以保护封装件70，其中，电连接器68的下部模制在液体模塑料74中。相应的步骤示出为图22中示出的工艺流程中的步骤222，其中，在不同实施例中，虚线框表示步骤222可以实施或跳过。模制工艺包括施加液体模塑料74，以及使用离型膜(未示出)按压液体模塑料74，从而使得电连接器68的顶部压入离型膜，并且多余的液体模塑料74通过离型膜从封装件72挤离。之后，固化液体模塑料74。之后，去除离型膜，留下图17中的结构。此后，固化的液体模塑料74称作模制材料74。模制材料60和模制材料74可以由相同的模制材料形成，或可以由不同的模制材料形成。
[0047]之后，封装件70从载体30脱粘，并且被锯切。图18中示出了产生的离散封装件72。在封装件72中，除了包围介电层46的模制材料60的环部(完整的环)之外，模制材料74也具有包围介电层62的环部(完整的环)。模制材料74的底面与模制材料60的顶面接触以形成界面76。由于模制材料60被研磨或抛光，所以界面76是可区分的，并且因此模制材料60中的填充物也将被抛光为具有与界面76共面的平坦的顶面。界面76的可区分的特点类似于图13中示出的特点。
[0048]图19至图21示出了根据本发明的可选实施例的在多堆叠封装件的形成中的中间阶段的截面图。这些实施例的初始步骤与图1至图9示出的本质相同。接下来，如图19所示，实施部分地切割以切割(例如，通过锯切)至模制材料60，并且因此在模制材料60中形成沟槽78 ο相应的步骤示出为图22中示出的工艺流程中的步骤220 ο沟槽78可以与相应的上面的沟槽66的中心对准。沟槽78的底部可以位于顶介电层46的顶面和底介电层46的底面之间的中间层级处。根据一些示例性实施例，沟槽78的宽度W4介于约50μπι和约80μπι的范围内。沟槽78的深度可以介于约50μηι和约80μηι的范围内。同样，沟槽78可以形成网格，并且介电层46位于由网格限定的网格开口中。
[0049]图20示出了模制材料74的形成，例如，通过施加和固化液体模塑料。模制材料74填充沟槽78 (图19)并且接触模制材料60的侧壁和顶面。
[0050]之后，封装件70从载体30脱粘，并且被锯切。图21中示出了从封装件70锯切的产生的封装件72。根据这些实施例，在封装件72中，填充至沟槽78(图19)的部分模制材料74形成包围部分模制材料60的环。此外，模制材料74也具有包围介电层62和包围介电层46的至少一些顶部的环部。
[0051]本发明的实施例具有一些有利的特点。通过图案化位于下层级管芯和上层级管芯之间的聚合物层，在制造工艺期间，聚合物层分隔成离散部分并且因此减小了由聚合物层对封装件引起的压力。因此由包括填充物的模塑料占据否则将由聚合物层占据的间隔，并且因此在引起封装件中的翘曲方面具有比大聚合物区域更小的影响。
[0052]根据本发明的一些实施例，封装件包括第一模制材料、第一模制材料中的下层级器件管芯、位于下层级器件管芯和第一模制材料上方的介电层以及延伸至第一介电层的多条重分布线以电连接至下层级器件管芯。封装件还包括位于介电层上方的上层级器件管芯以及将上层级器件管芯模制在其中的第二模制材料。部分第二模制材料的底面和第一模制材料的顶面接触。
[0053]在上述封装件中，其中，部分所述第二模制材料形成包围所述第一介电层的完整的环。
[0054]在上述封装件中，其中，所述第一模制材料和所述第二模制材料形成可区分的界面。
[0055]在上述封装件中，还包括:第二介电层，位于所述上层级器件管芯和所述第二模制材料上方，其中，所述第二介电层的边缘平行于所述封装件的边缘，并且所述第二介电层的边缘比所述封装件的边缘朝向所述封装件的中心凹进得更多。
[0056]在上述封装件中，还包括:第二介电层，位于所述上层级器件管芯和所述第二模制材料上方，其中，所述第二介电层的边缘平行于所述封装件的边缘，并且所述第二介电层的边缘比所述封装件的边缘朝向所述封装件的中心凹进得更多，所述封装件还包括第三模制材料，所述第三模制材料包括:包围所述第二介电层的环部，其中，所述环部与所述第二模制材料的顶面接触。
[0057]在上述封装件中，还包括:第二介电层，位于所述上层级器件管芯和所述第二模制材料上方，其中，所述第二介电层的边缘平行于所述封装件的边缘，并且所述第二介电层的边缘比所述封装件的边缘朝向所述封装件的中心凹进得更多，所述封装件还包括第三模制材料，所述第三模制材料包括:包围所述第二介电层的环部，其中，所述环部与所述第二模制材料的顶面接触，其中，所述第二模制材料与所述第三模制材料的所述环部形成可区分的界面。
[0058]在上述封装件中，还包括:第二介电层，位于所述上层级器件管芯和所述第二模制材料上方，其中，所述第二介电层的边缘平行于所述封装件的边缘，并且所述第二介电层的边缘比所述封装件的边缘朝向所述封装件的中心凹进得更多，所述封装件还包括第三模制材料，所述第三模制材料包括:包围所述第二介电层的环部，其中，所述环部与所述第二模制材料的顶面接触，其中，所述第三模制材料的所述环部还包括与所述第二模制材料共面并且包围所述第二模制材料的部分。
[0059]在上述封装件中，还包括:穿透所述第二模制材料的通孔，其中，所述通孔将所述下层级器件管芯电连接至所述上层级器件管芯。
[0060]在上述封装件中，还包括:第一管芯附接膜，与所述下层级器件管芯重叠，并且附接至所述下层级器件管芯的背面；以及第二管芯附接膜，与所述上层级器件管芯重叠，并且附接至所述上层级器件管芯的背面。
[0061]根据本发明的可选实施例，封装件包括第一模制材料、第一模制材料中的下层级器件管芯、位于下层级器件管芯和第一模制材料上方的第一聚合物层以及延伸至第一聚合物层的多条第一重分布线以电连接至下层级器件管芯。在第一聚合物层上方设置上层级器件管芯。在第二模制材料将上层级器件管芯模制在其中，其中，第一模制材料的第一边缘和第二模制材料的第二边缘处于相同的平面以形成封装件的边缘。部分第二模制材料包括彼此相对的第二边缘和第三边缘，并且第三边缘接触第一聚合物层。通孔设置在第二模制材料中，其中，通孔和多条第一重分布线的一条将下层级器件管芯电连接至上层级器件管芯。
[0062]在上述封装件中，其中，部分所述第二模制材料形成包围所述第一聚合物层并且与所述第一聚合物层的相应的边缘接触的完整的环。
[0063]在上述封装件中，其中，部分所述第二模制材料的底面与所述第一模制材料的顶面接触以形成界面。
[0064]在上述封装件中，其中，部分所述第二模制材料的底面与所述第一模制材料的顶面接触以形成界面，所述界面与所述下层级器件管芯的顶面共面。
[0065]在上述封装件中，还包括:第二聚合物层，位于所述上层级器件管芯和所述第二模制材料上方；多条第二重分布线，延伸至所述第二聚合物层以电连接至所述上层级器件管芯；以及第三模制材料，包括位于所述第二聚合物层上方的第一部分以及与所述第二聚合物层共面并且包围所述第二聚合物层的第二部分。
[0066]根据本发明的可选实施例，方法包括在第一模制材料中模制下层级器件管芯、平坦化第一模制材料以暴露下层级器件管芯、在第一模制材料上方形成第一聚合物层、图案化第一聚合物层以形成第一沟槽、在第一聚合物层上方放置上层级器件管芯以及在第二模制材料中模制上层级器件管芯，其中，第二模制材料填充第一沟槽以接触第一模制材料。平坦化第二模制材料以暴露上层级器件管芯。
[0067]在上述方法中，其中，所述第一沟槽完全地包围部分所述第一聚合物层，部分所述第一聚合物层与所述下层级器件管芯重叠。
[0068]在上述方法中，还包括:位于所述第一聚合物层上方并且电连接至所述下层级器件管芯的通孔，其中，在模制所述上层级器件管芯期间，在所述第二模制材料中模制所述通孔，并且在平坦化之后，暴露所述通孔。
[0069]在上述方法中，还包括:切割所述第二模制材料以在所述第二模制材料中形成第二沟槽，其中，所述第二沟槽的底部高于所述第二模制材料的底面，并且其中，所述第二沟槽形成包围所述上层级器件管芯的环。
[0070]在上述方法中，还包括:切割所述第二模制材料以在所述第二模制材料中形成第二沟槽，其中，所述第二沟槽的底部高于所述第二模制材料的底面，并且其中，所述第二沟槽形成包围所述上层级器件管芯的环，将第三模制材料填充至所述第二沟槽。
[0071]在上述方法中，还包括实施锯切步骤以形成包括所述下层级器件管芯和所述上层级器件管芯的离散的封装件，其中，填充所述第一沟槽的部分所述第二模制材料保留在所述离散的封装件上。
[0072]上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。
【主权项】
1.一种封装件，包括: 第一模制材料； 下层级器件管芯，位于所述第一模制材料中； 第一介电层，位于所述下层级器件管芯和所述第一模制材料上方； 多条重分布线，延伸至所述第一介电层以电连接至所述下层级器件管芯； 上层级器件管芯，位于所述第一介电层上方；以及 第二模制材料，在所述第二模制材料中模制所述上层级器件管芯，其中，部分所述第二模制材料的底面与所述第一模制材料的顶面接触。2.根据权利要求1所述的封装件，其中，部分所述第二模制材料形成包围所述第一介电层的完整的环。3.根据权利要求1所述的封装件，其中，所述第一模制材料和所述第二模制材料形成可区分的界面。4.根据权利要求1所述的封装件，还包括: 第二介电层，位于所述上层级器件管芯和所述第二模制材料上方，其中，所述第二介电层的边缘平行于所述封装件的边缘，并且所述第二介电层的边缘比所述封装件的边缘朝向所述封装件的中心凹进得更多。5.根据权利要求4所述的封装件，还包括第三模制材料，所述第三模制材料包括: 包围所述第二介电层的环部，其中，所述环部与所述第二模制材料的顶面接触。6.根据权利要求5所述的封装件，其中，所述第二模制材料与所述第三模制材料的所述环部形成可区分的界面。7.根据权利要求5所述的封装件，其中，所述第三模制材料的所述环部还包括与所述第二模制材料共面并且包围所述第二模制材料的部分。8.根据权利要求1所述的封装件，还包括穿透所述第二模制材料的通孔，其中，所述通孔将所述下层级器件管芯电连接至所述上层级器件管芯。9.一种封装件，包括: 第一模制材料； 下层级器件管芯，位于所述第一模制材料中； 第一聚合物层，位于所述下层级器件管芯和所述第一模制材料上方； 多条第一重分布线，延伸至所述第一聚合物层以电连接至所述下层级器件管芯； 上层级器件管芯，位于所述第一聚合物层上方； 第二模制材料，在所述第二模制材料中模制所述上层级器件管芯，其中，所述第一模制材料的第一边缘和所述第二模制材料的第二边缘处于相同的平面以形成所述封装件的边缘，并且其中，部分所述第二模制材料包括彼此相对的所述第二边缘和第三边缘，所述第三边缘与所述第一聚合物层接触；以及 通孔，位于所述第二模制材料中，其中，所述通孔和所述多条第一重分布线的一条将所述下层级器件管芯电连接至所述上层级器件管芯。10.一种方法，包括: 在第一模制材料中模制下层级器件管芯； 平坦化所述第一模制材料以暴露所述下层级器件管芯； 在所述第一模制材料上方形成第一聚合物层； 图案化所述第一聚合物层以形成第一沟槽； 在所述第一聚合物层上方放置上层级器件管芯； 在第二模制材料中模制所述上层级器件管芯，其中，所述第二模制材料填充所述第一沟槽以接触所述第一模制材料;以及 平坦化所述第二模制材料以暴露所述上层级器件管芯。
【文档编号】H01L21/98GK106057787SQ201610009901
【公开日】2016年10月26日
【申请日】2016年1月7日 公开号201610009901.6, CN 106057787 A, CN 106057787A, CN 201610009901, CN-A-106057787, CN106057787 A, CN106057787A, CN201610009901, CN201610009901.6
【发明人】陈宪伟, 陈洁
【申请人】台湾积体电路制造股份有限公司