半导体器件扇出封装结构的制作方法
【技术领域】
[0001]本发明涉及半导体器件封装领域，具体涉及一种半导体器件扇出封装结构的制作方法。
【背景技术】
[0002]近年来，半导体器件在成本降低和前道晶圆制造工艺的提升的共同促进下，实现了同样功能的半导体器件的单体芯片尺寸越来越小的目标，这样会导致半导体器件上用于外接的电极之间的节距越来越小，原来的用于倒装焊的半导体器件柱状结构容易引起电极之间的桥接从而导致半导体器件失效。同时，现在的半导体器件对避免α射线的辐射影响、凸点与倒装载体之间以及凸点和芯片的结合力强度等方面也有了越来越高大要求。
[0003]图1是现有半导体器件柱状凸点结构，在芯片101上有电极102，在芯片101和电极102上选择性的覆盖有氧化硅或氮化硅等材料形成的钝化层103，在钝化层103上再有选择的形成一层聚酰亚胺(PI)或聚苯并恶唑(PBO)等保护层209。然后通过半导体常用的图形转移法，利用溅射加电镀的工艺在半导体电极表面形成凸点下金属层UBM和电镀金属焊料212，典型的UBM由溅射的钛层和铜层组成的金属层210以及电镀镍层211组成，金属焊料212回流后形成球状凸点，最后倒装在基板上形成图1所示的现有倒装芯片封装结构。
[0004]这种倒装芯片封装结构虽然在结构上满足了倒装芯片封装结构的要求，但是容易引起电极之间的桥接、凸点与倒装载体之间以及凸点和芯片结合处容易产生裂纹，从而导致半导体器件失效。同时，也没有在最大程度上避免电镀金属焊料212中α射线对芯片101内电路的影响导致的半导体器件失效。
【发明内容】
[0005]鉴于现有技术中的上述缺陷或不足，期望提供一种不容易导致半导体器件失效的半导体器件扇出封装结构的制作方法。
[0006]本发明提供了一种半导体器件扇出封装结构的制作方法，包括:
[0007]制作半导体器件柱状凸点单体及再布线基板，将所述半导体器件柱状凸点单体倒装于所述再布线基板上，以及回流实施树脂填充;其中，制作所述再布线基板包括:
[0008]在载板表面形成聚合层，在所述聚合层上形成多个第一开口；
[0009]在所述聚合层的正面涂上感光膜，对所述感光膜进行曝光显影形成图案；
[0010]采用电镀方法在所述聚合层的表面以及所述第一开口内形成再布线金属板，所述再布线金属板的厚度根据所述半导体器件柱状凸点单体中的芯片所需的电流而匹配；
[0011 ]在所述再布线金属板上形成焊料凸点。
[0012]与现有技术相比，本发明的有益效果是:
[0013]本发明提供的半导体扇出封装结构的制作方法，通过在载板上形成带有图案的聚合层，并在其表面涂上进行光刻显影，然后进行再布线形成本发明中的再布线基板。其中，以载板替代物理气相沉积方法形成种子层，在再布线基板形成后不需要通过腐蚀的方法去除多余的种子层;通过电镀形成的扇出再布线金属板可以根据半导体器件对电流大小的设计需求匹配对应的厚度，且两两再布线金属板之间的间隔进一步缩小，有利于提高封精度。本发明制备的半导体器件扇出封装结构，通过第一金属柱和第二金属柱能够缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起电极断裂，导致半导体器件失效的问题。
【附图说明】
[0014]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显:
[0015]图1为现有技术中提供的倒装芯片封装结构示意图。
[0016]图2为本发明实施例提供的形成再布线基板的流程示意图；
[0017]图3为本发明实施例提供的形成半导体器件柱状凸点单体的流程示意图；
[0018]图4为本发明实施例提供的形成半导体扇出封装结构的流程示意图；
[0019]图5-图8为本发明实施例提供的形成再布线基板的过程示意图；
[0020]图9-图15为本发明实施例提供的形成半导体器件柱状凸点单体的过程示意图；
[0021]图16为本发明实施例提供的半导体器件柱状凸点单体倒装于再布线基板上的截面图；
[0022]图17为本发明实施例提供的树脂填充后的截面图；
[0023]图18为本发明实施例提供的半导体器件扇出封装结构的单体的结构示意图；
[0024]图19为本发明另一实施例提供半导体器件扇出封装结构的单体的结构示意图。
【具体实施方式】
[0025]下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
[0026]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0027]本发明的一实施例提供了一种半导体器件扇出封装结构的制作方法，包括:制作半导体器件柱状凸点单体及再布线基板;将所述半导体器件柱状凸点单体倒装于所述再布线基板上；以及回流实施树脂填充;其中，如图2所示，制作再布线基板包括如下步骤:
[0028]SlOl:在载板表面形成聚合层，在聚合层上形成多个第一开口 ；
[0029]S102:在聚合层的正面涂上感光膜，对感光膜进行曝光显影形成图案；
[0030]S103:采用电镀方法在聚合层的表面以及第一开口内形成再布线金属板，再布线金属板的厚度根据半导体器件柱状凸点单体中的芯片所需的电流而匹配；
[0031]S104:在再布线金属板上形成焊料凸点。
[0032]参见图5，实施步骤SlOl，在载板601表面形成聚合层，在聚合层602上形成多个第一开口 602a;其中，聚合层为一层聚合物，载板可优选为一层保护膜，可以通过图像转移和干法蚀刻的工艺在聚合层上形成多个第一开口。
[0033]接着实施步骤S102，在聚合层602的正面涂上感光膜603，对感光膜进行曝光显影形成图案，如图6所示；
[0034]如图7所示，实施步骤S103，采用电镀方法在聚合层602的表面以及第一开口内形成再布线金属板604，再布线金属板的厚度根据半导体器件柱状凸点单体中的芯片所需的电流而匹配。
[0035]然后实施步骤S104，在再布线金属板604上形成焊料凸点605，形成如图8所示的再布线基板，焊料凸点用于连接半导体器件的连接部件。
[0036]可选的，米用电镀方法在聚合层602表面以及第一开口602a内形成再布线金属板604时，再布线金属板604包括在第一开口内形成的金属端部604a以及在聚合层表面形成的金属再布线层604b，接着在金属再布线层604b上形成焊料凸点605。其中，两两再布线金属板临近端面的间隔为7um，再布线金属板的厚度为3-15um，在保证半导体器件的电性能的同时，缩小两两再布线金属板之间的间隔，进一步提高封装密度。
[0037]本发明中通过电镀形成的再布线金属板，为了确保其有较高的熔点和较好的导电性，再布线金属板优选为再布线铜板，金属端部优选为铜端部，金属再布线层优选为铜再布线层。
[0038]接下来进一步介绍半导体器件柱状凸点单体的形成过程，参照图3，包括如下步骤:
[0039]S201:在芯片上形成电极；
[0040]S202:在芯片和电极上选择性的设置钝化层，且露出电极的局部表面；
[0041 ] S203:在钝化层表面形成绝缘中空柱状件；
[0042]S204:在绝缘中空柱状件表面、电极的局部表面以及芯片表面形成金属层；
[0043]S205:在金属层的表面形成光刻胶，在光刻胶上通过光刻形成第二开口 ；
[0044]S206:在绝缘中空柱状件中形成第一金属柱，在光刻胶的第二开口内形成第二金属柱；
[0045]S207:去除绝缘中空柱状件外围的光刻胶和金属层；
[0046]S208:切割成具有柱状凸点的半导体器件单体。
[0047]进而形成如图15所示的半导体器件柱状凸点单体。
[0048]实施步骤S201，在芯片101上形成电极102;接着实施步骤S202，在芯片和电极上选择性的设置钝化层103，钝化层103上有开口以露出电极102的局部表面，如图9所示，其中钝化层由氧化娃或氮化娃等材料形成。
[0049]接着，实施步骤S203，在钝化层103的表面形成绝缘中空柱状件，具体的，参照图10和图11，在钝化层103的表面形成一层聚合物201，再有选择的形成绝缘中空柱状件205，绝缘中空柱状件通过图像转移和干法蚀刻的工艺形成。
[0050]进一步地，半导体器件柱状凸点单体中电极为两个，每个电极上均设有绝缘中空柱状件，两个绝缘中空柱状件相互分离。
[0051 ]绝缘中空柱状件的高度为5-20um;和/或
[0052 ]绝缘中空柱状件的内径比钝化层在电极上的开口小8-20um ；和/或
[0053]绝缘中空柱状件的外径比电极的外径大8_200u