晶圆级封装件的制作方法
【专利摘要】本发明揭示了一种晶圆级封装件，包含第一I/O端口、第二I/O端口、第一半导体裸芯片和第二半导体裸芯片。晶圆级封装件的第一I/O端口和第二I/O端口用于连接到至少一个管理总线；装配于晶圆级封装件的第一半导体裸芯片和第二半导体裸芯片用于分别从所述第一I/O端口和第二I/O端口接收命令。通过以上技术方案，可以实现装配于相同的封装件中的两个裸芯片之间的通信信道的校准。
【专利说明】晶圆级封装件
[0001]【相关申请的交叉参考】
[0002]本发明要求2015年2月17日申请的序列号为62/117，086的美国临时专利申请的优先权，美国临时专利申请在此全部并入参考。
【技术领域】
[0003]本发明涉及芯片设计，且更特别地，涉及具有连接到至少一个管理总线的至少一个输入/输出端口的晶圆级封装件。
【【背景技术】】
[0004]当使用大尺寸的裸芯片来实现目标芯片的芯片功能时，晶圆上大尺寸裸芯片的制作将遇到低产量和高成本的问题。给定相同的裸芯片区域，一个大裸芯片的产量低于多个小裸芯片的产量。更具体地，假设晶圆上缺陷的分布相同，在晶圆上制造一个大尺寸的裸芯片的裸芯片产量低于在相同晶圆上制造具有相同区域的多个小尺寸裸芯片的裸芯片产量。然而，将一个大裸芯片分成多个较小的裸芯片可能带来一些开销。例如，大量信号将被引入以实现装配于相同封装件中的不同小尺寸裸芯片之间的通信。另外，在实际数据交易通过通信信道实施之前，两个小尺寸裸芯片之间的通信信道要求经历校准过程。因此，需要一种新颖的设计，可实现装配于相同的封装件中的两个裸芯片之间的通信信道的校准。
【
【发明内容】
】
[0005]有鉴于此，本发明提供一种具有至少一个输入/输出端口连接到至少一个管理总线的晶圆级封装件。
[0006]根据本发明的第一方面，揭示一种示范性晶圆级封装件。示范性晶圆级封装件包含第一I/o端口、第二I/O端口、第一半导体裸芯片以及第二半导体裸芯片。晶圆级封装件的第一 I/O端口和第二 I/O端口用于连接到至少一个管理总线。安装于晶圆级封装件的第一半导体裸芯片和第二半导体裸芯片用于分别从第一 I/O端口和第二 I/O端口接收命令。
[0007]根据本发明的第二方面，揭示一种示范性晶圆级封装件。示范性晶圆级封装件包含I/O端口、第一半导体裸芯片以及第二半导体裸芯片。晶圆级封装件的I/O端口用于仅仅连接到单个管理总线。安装于晶圆级封装件的每个第一半导体裸芯片和第二半导体裸芯片用于从I/o端口接收命令。
[0008]根据本发明的第三方面，揭示一种示范性晶圆级封装件。示范性晶圆级封装件包含I/O端口、第一半导体裸芯片以及第二半导体裸芯片。晶圆级封装件的I/O端口用于仅仅连接到单个管理总线。第一半导体裸芯片用于从I/o端口接收命令并根据所接收的命令的第一部分操作。第二半导体裸芯片用于从第一半导体裸芯片接收所接收的命令的第二部分。
[0009]通过以上技术方案，可以实现装配于相同的封装件中的两个裸芯片之间的通信信道的校准。
[0010]在阅读了图示于各种图和附图中的优先实施例的以下详细描述后，本发明的这些和其它目的将对本领域的普通技术人员变得明显。
【【附图说明】】
[0011]图1是图示根据本发明第一实施例的晶圆级封装件的示意图。
[0012]图2是图示根据本发明第二实施例的晶圆级封装件的示意图。
[0013]图3是图不根据本发明第二实施例的晶圆级封装件的不意图。
[0014]图4是图示根据本发明第四实施例的晶圆级封装件的示意图。
【【具体实施方式】】
[0015]遍及整篇描述和权利要求的某些术语用于指代特定部件。如本领域的技术人员意识到的，制造商可用不同的名称指代部件。此文档不打算区别名称不同但功能相同的部件。在权利要求和下文的描述中，术语“包括”和“包含”用于开放方式，且因此应该解释为意思是“包含，但不限于”。而且，术语“耦合”意于表示间接或直接电连接。因此，如果一个装置耦合到另一装置，那个连接可以通过直接电连接，或通过经由其它装置和连接的间接电连接。
[0016]图1是图示根据本发明第一实施例的晶圆级封装件的示意图。在本实施例中，单个晶圆级封装件100连接到主中央处理单元(CPU)1l，并具有多个半导体裸芯片装配于其中，例如，两个半导体裸芯片(由裸芯片#0和裸芯片#1指代)102和104。例如，晶圆级封装件100是集成的扇出(InFO)封装件，和/或半导体裸芯片102和104装配在晶圆级封装件100，以执行网络切换功能。然而，此仅仅是用于说明性的目的，且并非打算作为本发明的限制。
[0017]晶圆级封装是封装半导体裸芯片的技术，其不同于典型的将晶圆分割为个别半导体裸芯片并封装个别半导体裸芯片的封装方法。因此以上提及的晶圆级封装件是基于晶圆级制程来制造的。即，半导体裸芯片(例如，同构裸芯片或异构裸芯片)装配于相同的晶圆级封装件和路由于半导体裸芯片之间的连接路径/通信总线/通信信道用晶圆级制程来制造。因此，连接路径、通信总线或通信信道可以由金属层(例如，RDL金属层、重分布层、使集成电路上的I/O垫在其他位置可用的裸芯片上的金属层)而不是接合导线来实现。
[0018]以InFO封装作为下文的晶圆级封装件(例如，100、400)的示例，但并非是限制。因为使用提出的流控制机制的晶圆级封装件可以是InFO封装件或CoWoS封装件，“InFO封装件，，和“CoWoS封装件”可以互换，且“InFO总线”和“CoWoS总线”可以互换。
[0019]如图1所示，主CPU 101具有多个管理端口 Pll和P12，分别连接到多个单独的管理总线130和140。晶圆级封装件(例如，InFO封装件)100具有多个输入/输出(1/0)端口(例如，1/0垫)P21和P22，分别连接到单独的管理总线130和140。装配在相同晶圆级封装件100的半导体裸芯片102和104用于分别从1/0端口 P21和P22接收命令。
[0020]要注意，半导体裸芯片102和104依据实际设计考虑可以是同构裸芯片或异构裸芯片。为了简明，以下假设半导体裸芯片102与半导体裸芯片104相同。因此，通过将大裸芯片分成小裸芯片可以改善产量率，以及通过使用同构裸芯片可以实现成本减小。
[0021]关于半导体裸芯片102，其包含控制电路(由“从”指代)112、一个或多个控制寄存器114、引擎116以及通信接口 118。关于半导体裸芯片104，其包含控制电路(由“从”指代)122、一个或多个控制寄存器124、引擎126以及通信接口 128。半导体裸芯片102和104可经由连接于通信接口 118和128之间的通信信道103彼此通信。例如，通信信道是InFO信道，且通信接口 118和128是InFO封装器。
[0022]主CPU 101可作为主装置，以及半导体裸芯片102和104可作为由主装置控制的从装置。因此，主CPU 101可通过管理总线130和140生成命令到半导体裸芯片102和104。在一个示范性设计中，由校准过程需要的校准命令可以通过管理总线130和140发送，用于校准半导体裸芯片102和104的通信接口 118和128，以确保数据交易可以通过通信信道103正确地实施。例如，校准过程用于找出制程边界(process corner)的特性、温度和电压并为用于驱动/采样InFO数据的InFO时钟配置一个好的时序窗口。
[0023]在本实施例中，采用两个单独的管理总线130和140，其中一个管理总线130用于从主CPU 101发送命令(例如，校准命令)到一个半导体裸芯片102，以及另一管理总线140用于从主CPU 101发送命令(例如，校准命令)到另一半导体裸芯片104。此外，主CPU 101生成具有标识符(ID)的命令，用于半导体裸芯片102和104的命令识别。例如，主CPU 101可添加半导体裸芯片102的标识符到通过管理总线130发送的每个命令，且可添加半导体裸芯片104的标识符到通过管理总线140发送的每个命令。
[0024]应该注意到，晶圆级封装件100安装在电路板上(例如，印刷电路板)150，且管理总线130和140的至少部分在电路板150路由，以由此将从主CPU 1I发出的命令路由到晶圆级封装件100的I/O端口 P21和P22。
[0025]当校准过程开始，主CPU101使用管理总线130以访问(读/写)半导体裸芯片102的控制寄存器114，并使用管理总线140以访问(读/写)半导体裸芯片104的控制寄存器124。具体地，主CPU 1I发出校准命令以命令控制电路112访问(读/写)控制寄存器114。
[0026]例如，控制寄存器丨丨4可以设置为配置/改变由通信接口118使用的时钟时序，以经由通信信道103生成测试图案到通信接口 128，且控制寄存器124可以设置为配置/改变由通信接口 128使用的时钟时序，以从通信信道103接收测试图案。对于另一示例，控制寄存器124可以设置为配置/改变由通信接口 128使用的时钟时序，以经由通信信道103生成测试图案到通信接口 118，以及控制寄存器114可以设置为配置/改变由通信接口 118使用的时钟时序，以接收从通信信道103发送的测试图案。简而言之，校准过程用于测量并校正通信接口118和128之间的接口时序窗口。在通信接口 118和128合适地校准后，从通信接口 118和128中的一个发送的数据可以由通信接口 118和128的另一个正确地采样。以此方式，在校准过程完成后，可靠的通信信道103可以建立。
[0027]如上所述，装配在相同的晶圆级封装件100的半导体裸芯片102和104可通过芯片上通信信道103执行数据交易。半导体裸芯片102和104还可与外电路执行数据交易。例如，半导体裸芯片102的引擎116可用于经由通信接口 118为半导体裸芯片104生成数据，且可用于经由通信接口 118从半导体裸芯片104接收数据。此外，半导体裸芯片102的引擎116可用于经由晶圆级封装件100的I/O端口(例如，I/O垫)P23生成数据到外电路(未示出)，并可用于经由晶圆级封装件100的I/O端口 P23从外电路(未示出)接收数据。
[0028]类似地，半导体裸芯片104的引擎126可用于经由通信接口 128为半导体裸芯片102生成数据，并可用于经由通信接口 128从半导体裸芯片102接收数据。另外，半导体裸芯片104的引擎126可用于经由晶圆级封装件100的I/O端口(例如，I/O垫)P24生成数据到外电路(未示出)，并可用于经由晶圆级封装件100的I/O端口 P24从外电路(未示出)接收数据。
[0029]由于本发明集中在管理总线布置和校准命令传递，通信接口118和128的校准过程的进一步细节以及半导体裸芯片102和104的内部电路结构为了简明在此省略。
[0030]图2图示根据本发明第二实施例的晶圆级封装件的示意图。在本实施例中，单个晶圆级封装件200连接到主CPU 201，并具有多个半导体裸芯片装配在其中，例如，两个半导体裸芯片(由裸芯片#0和裸芯片#1指代)202和204。例如，晶圆级封装件200是集成的扇出(InFO)封装件，和/或半导体裸芯片202和204装配在晶圆级封装件200，以执行网络切换功能。然而，此仅仅是用于说明性的目的，且并非打算作为本发明的限制。使用所提出的设计以从主处理器接收命令的任何晶圆级封装件落入本发明的范围。
[0031]装配于相同晶圆级封装件200的半导体裸芯片202和204用于分别从I/0端口 P21和P22接收命令(例如，校准命令)。半导体裸芯片202和204可以依据实际设计考虑是同构裸芯片或异构裸芯片。为了简明，以下假设半导体裸芯片202与半导体裸芯片204相同。因此，通过将大裸芯片分成小裸芯片可以改善产量率，以及通过使用同构裸芯片可以实现成本减小。
[0032]晶圆级封装件100和200之间的主要差别是半导体裸芯片202和204仅仅经由单个管理总线230从主CPU 201接收命令(例如，校准命令)。即，半导体裸芯片202和204连接到相同的管理总线230。因此，主CPU 201具有一个管理端口Pll连接到管理总线230，且晶圆级封装件200的I/O端口(例如，I/O垫)P21和P22连接到相同的管理总线230。在本实施例中，晶圆级封装件200安装在电路板(例如，印刷电路板)150上，且管理总线230的至少部分在电路板150上路由，以由此将从主CPU 201发出的所有命令路由到晶圆级封装件200的每个I/O端口P21和P22。相较于显示于图1中提出的设计，显示于图2中提出的设计使用更少的管理总线以由此节省主CPU 201上的管理端口。
[0033]尽管相同的管理总线230由不同的半导体裸芯片202和204共享，命令可以由关联的标识符(ID)识别。即，主CPU 201可生成具有ID的命令，用于半导体裸芯片202和204的命令识别。例如，主CPU 201可添加半导体裸芯片202的标识符到打算由半导体裸芯片202接收的每个命令，并可添加半导体裸芯片204的标识符到打算由半导体裸芯片204接收的每个命令。因此，半导体裸芯片202的控制电路(由“从”指代)212可检查与在共享的管理总线230上发送的命令关联的标识符，以提取打算由半导体裸芯片202接收的命令，并忽略/分出打算由半导体裸芯片204接收的命令。类似地，半导体裸芯片204的控制电路(由“从”指代)222可检查与在共享的管理总线230上发送的命令关联的标识符，以提取打算由半导体裸芯片204接收的命令，并忽略/分出打算由半导体裸芯片202接收的命令。
[0034]由于本发明集中在管理总线布置和校准命令传递，通信接口118和128的校准过程的进一步细节以及半导体裸芯片202和204的内部电路结构为了简明在此省略。
[0035]图3图示根据本发明第三实施例的晶圆级封装件的示意图。在本实施例中，单个晶圆级封装件300连接到主CPU 201，并具有多个半导体裸芯片，例如，两个半导体裸芯片封装在其中(由裸芯片#0和裸芯片#1指代)202和304。例如，晶圆级封装件300是集成的扇出(InFO)封装件，和/或半导体裸芯片202和304装配在晶圆级封装件300，以执行网络切换功能。然而，此仅仅是用于说明性的目的，且并非打算作为本发明的限制。使用所提出的设计以从主处理器接收命令的任何晶圆级封装件落入本发明的范围。
[0036]半导体裸芯片202和304可以依据实际设计考虑是同构裸芯片或异构裸芯片。为了简明，以下假设半导体裸芯片202与半导体裸芯片304相同。因此，通过将大裸芯片分成小裸芯片可以改善产量率，以及通过使用同构裸芯片可以实现成本减小。
[0037]晶圆级封装件200和300之间的主要差别是装配于相同的晶圆级封装件300的半导体裸芯片202和304用于从仅连接到单个管理总线230的相同的I/O端口 P21接收命令(例如，校准命令)。如图3所示，到达I/0端口 P21的所有命令由半导体裸芯片202的控制电路(由“从”指代)212以及半导体裸芯片304的控制电路(由“从”指代)322接收。在本实施例中，晶圆级封装件300具有基板250，用于承载半导体裸芯片202和304，且管理总线230的至少部分在基板250上路由，以由此将I/O端口P21接收的所有命令路由到晶圆级封装件300内的每个控制电路212和322。相较于显示于图2中提出的设计，显示于图3中提出的设计使用基板路由，以替代电路板路由，由此降低硬件实现成本。
[0038]尽管相同的管理总线230由不同的半导体裸芯片202和304共享，命令可以由关联的标识符(ID)识别。主CPU 201可生成具有ID的命令，用于半导体裸芯片202和304的命令识另Ij。例如，主CPU 201可添加半导体裸芯片202的标识符到打算由半导体裸芯片202接收的每个命令，并可添加半导体裸芯片304的标识符到打算由半导体裸芯片304接收的每个命令。因此，半导体裸芯片202的控制电路(由“从”指代)212可检查从I/O端口 P21接收的命令关联的标识符，以提取打算由半导体裸芯片202接收的命令，并忽略/分出打算由半导体裸芯片304接收的命令。类似地，半导体裸芯片304的控制电路(由“从”指代)222可检查从I/O端口P21接收的命令关联的标识符，以提取打算由半导体裸芯片304接收的命令，并忽略/分出打算由半导体裸芯片202接收的命令。
[0039]由于本发明集中在管理总线布置和校准命令传递，通信接口118和128的校准过程的进一步细节以及半导体裸芯片202和304的内部电路结构为了简明在此省略。
[0040]图4图示根据本发明第四实施例的晶圆级封装件的示意图。在本实施例中，单个晶圆级封装件400连接到主CPU 401，并具有多个半导体裸芯片装配在其中，例如，两个半导体裸芯片(由裸芯片#0和裸芯片#1指代)402和404。例如，晶圆级封装件400是集成的扇出(InFO)封装件，和/或半导体裸芯片402和404装配在晶圆级封装件400，以执行网络切换功能。然而，此仅仅是用于说明性的目的，且并非打算作为本发明的限制。使用所提出的设计以从主处理器接收命令的任何晶圆级封装件落入本发明的范围。
[0041]半导体裸芯片402和404可以依据实际设计考虑是同构裸芯片或异构裸芯片。为了简明，以下假设半导体裸芯片402与半导体裸芯片404相同。因此，通过将大裸芯片分成小裸芯片可以改善产量率，以及通过使用同构裸芯片可以实现成本减小。
[0042]晶圆级封装件300和400之间的主要差别是晶圆级封装件400中的半导体裸芯片402用于从仅连接到单个管理总线430的I/O端口 P21接收所有命令(例如，校准命令)，并根据所接收的命令的第一部分操作，且相同晶圆级封装件400中的半导体裸芯片404用于从半导体裸芯片402接收所接收的命令的第二部分。即，半导体裸芯片402作为主裸芯片，而半导体裸芯片404作为从裸芯片。在本实施例中，晶圆级封装件400具有基板250，用于承载半导体裸芯片402和404。管理总线430的至少部分在基板250上路由，以由此由I/O端口P21接收的所有命令路由到晶圆级封装件400内的控制电路412。
[0043]此外，不同于高速通信信道103的由校准过程校准的低速信道403也在基板250上路由，以由此连接半导体裸芯片402到半导体裸芯片404，用于将从裸芯片的访问(S卩，所接收的命令的第二部分)重定向到半导体裸芯片404。另外，当从裸芯片访问失败时，主CPU401可使能错误管理机制。要注意，低速信道403可以是串行总线或并行总线。
[0044]由于半导体裸芯片402和404中的仅仅一个从主CPU401经由管理总线430接收命令(例如，校准命令)，相同的标识符可以分配到从主CPU 401发出的每个命令，由此降低运行于主CPU 401上的管理软件的复杂性。备选地，由于从主CPU 401的管理端口Pll发送的命令仅仅由半导体裸芯片402接收，主CPU401可生成每个命令而不分配标识符。相较于显示于图3的提出的设计，显示于图4提出的设计使用更少的标识符以减少管理软件复杂性。
[0045]在本实施例中，半导体裸芯片402用于根据命令指定的地址(S卩，与主CPU401发送的命令关联的读/写地址)，区分所接收的命令的第一部分和所接收的命令的第二部分，。例如，当与具体命令关联的读/写地址是读/写半导体裸芯片402的控制寄存器114时，半导体裸芯片402的控制电路412将具体命令分类为所接收的命令的第一部分。
[0046]对于另一示例，当与具体命令关联的读/写地址是读/写半导体裸芯片404的控制寄存器124，半导体裸芯片402的控制电路412发现具体命令不是读/写半导体裸芯片402的控制寄存器114，且由此将具体命令分类为所接收的命令的第二部分，所接收的命令将经由低速信道403重定向半导体裸芯片404的控制电路422。
[0047]由于本发明集中在管理总线布置和校准命令传递，通信接口118和128的校准过程的进一步细节以及半导体裸芯片402和404的内部电路结构为了简明在此省略。
[0048]本领域技术人员将容易观察到，在保留本发明的教导之下，可以对装置和方法进行许多修改和替换。因此，以上揭示应该解释为仅仅由所附的权利要求的精神和界限所限制。
【主权项】
1.一种晶圆级封装件，包含: 第一 I/O端口； 第二I/O端口，其中所述晶圆级封装件的所述第一I/O端口和所述第二I/O端口用于连接到至少一个管理总线； 第一半导体裸芯片；以及 第二半导体裸芯片，其中装配于所述晶圆级封装件的所述第一半导体裸芯片和所述第二半导体裸芯片用于分别从所述所述第一 I/o端口和所述第二 I/O端口接收命令。2.如权利要求1所述的晶圆级封装件，其特征在于，所述晶圆级封装件是集成的扇出封装件。3.如权利要求1所述的晶圆级封装件，其特征在于，所述第一半导体裸芯片和所述第二半导体裸芯片是同构裸芯片。4.如权利要求1所述的晶圆级封装件，其特征在于，每个所述第一半导体裸芯片和所述第二半导体裸芯片包含通信接口，所述第一半导体裸芯片和所述第二半导体裸芯片经由连接于所述第一半导体裸芯片和所述第二半导体裸芯片的通信接口之间的通信信道彼此通信，且所述命令包含校准命令，用于校准所述第一半导体裸芯片和所述第二半导体裸芯片的所述通信接口。5.如权利要求1所述的晶圆级封装件，其特征在于，所述第一I/O端口用于连接第一管理总线，以及所述第二 I/o端口用于连接独立于所述第一管理总线的第二管理总线。6.如权利要求1所述的晶圆级封装件，其特征在于，所述第一I/O端口和所述第二 I/O端口用于连接到相同的管理总线。7.如权利要求6所述的晶圆级封装件，其特征在于，所述晶圆级封装件安装于电路板上，且所述相同的管理总线的至少部分在所述电路板上路由。8.—种晶圆级封装件，包含: I/o端口，其中所述晶圆级封装件的所述I/O端口用于仅连接到单个管理总线； 第一半导体裸芯片；以及 第二半导体裸芯片，其中装配于所述晶圆级封装件的每个所述第一半导体裸芯片和所述第二半导体裸芯片用于从所述I/o端口接收命令。9.如权利要求8所述的晶圆级封装件，其特征在于，所述晶圆级封装件是集成的扇出封装件。10.如权利要求8所述的晶圆级封装件，其特征在于，所述第一半导体裸芯片和所述第二半导体裸芯片是同构裸芯片。11.如权利要求8所述的晶圆级封装件，其特征在于，每个所述第一半导体裸芯片和所述第二半导体裸芯片包含通信接口，所述第一半导体裸芯片和所述第二半导体裸芯片经由连接于所述第一半导体裸芯片和所述第二半导体裸芯片的通信接口之间的通信信道彼此通信，且所述命令包含校准命令，用于校准所述第一半导体裸芯片和所述第二半导体裸芯片的所述通信接口。12.如权利要求8所述的晶圆级封装件，其特征在于，还包括: 基板，用于承载所述第一半导体裸芯片和所述第二半导体裸芯片； 其中所述单个管理总线的至少部分在所述基板上路由。13.—种晶圆级封装件，包含: I/O端口，其中所述晶圆级封装件的所述I/O端口用于仅连接于单个管理总线； 第一半导体裸芯片，用于从I/O端口接收命令并根据所接收的命令的第一部分操作；以及 第二半导体裸芯片，用于从所述第一半导体裸芯片接收所述所接收的命令的第二部分。14.如权利要求13所述的晶圆级封装件，其特征在于，所述晶圆级封装件是集成的扇出封装件。15.如权利要求13所述的晶圆级封装件，其特征在于，所述第一半导体裸芯片和所述第二半导体裸芯片是同构裸芯片。16.如权利要求13所述的晶圆级封装件，其特征在于，每个所述第一半导体裸芯片和所述第二半导体裸芯片包含通信接口，所述第一半导体裸芯片和所述第二半导体裸芯片经由连接于所述第一半导体裸芯片和所述第二半导体裸芯片的通信接口之间的通信信道彼此通信，且所述命令包含校准命令，用于校准所述第一半导体裸芯片和所述第二半导体裸芯片的所述通信接口。17.如权利要求13所述的晶圆级封装件，其特征在于，所述第一半导体裸芯片经由所述晶圆级封装件内的信道连接到所述第二半导体裸芯片，以及所述第一半导体裸芯片用于经由所述信道将所述所接收的命令的所述第二部分重定向到所述第二半导体裸芯片。18.如权利要求17所述的晶圆级封装件，其特征在于，还包括: 基板，用于承载所述第一半导体裸芯片和所述第二半导体裸芯片； 其中所述信道在所述基板上路由。19.如权利要求13所述的晶圆级封装件，其特征在于，还包括: 基板，用于承载所述第一半导体裸芯片和所述第二半导体裸芯片； 其中，所述单个管理总线的至少部分在所述基板上路由。20.如权利要求13所述的晶圆级封装件，其特征在于，所述第一半导体裸芯片用于根据所述命令的指定地址，区别所述所接收的命令的所述第一部分以及所述所接收的命令的所述第二部分。
【文档编号】H01L25/00GK105893302SQ201610086861
【公开日】2016年8月24日
【申请日】2016年2月16日
【发明人】苏耀群
【申请人】联发科技股份有限公司