一种基于低k材料和铜互连的mim电容及其制备方法
【专利摘要】本发明属于半导体集成电路制造【技术领域】，具体为一种基于低介电材料和铜互连结构的高性能金属-绝缘体-金属(MIM)电容及其制备方法。所公开的电容在集成电路后端工艺(铜互连)中形成，并且以TaN或TaN/Ta叠层为上下金属电极，以原子层淀积(ALD)的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层为绝缘层。其中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等。该对称叠层结构的绝缘层设计有利于获得电容密度高、电容的电压线性度好、漏电流密度低的高性能MIM电容，是下一代射频和模拟/混合集成电路理想的候选方案。
【专利说明】-种基于低K材料和铜互连的ΜIM电容及其制备方法
【技术领域】
[0001] 本发明属于半导体集成电路制造【技术领域】，具体涉及一种与低介电(低K)材料和 铜互连结构相兼容的高性能MM电容及其制备方法。 技术背景
[0002] 由于射频（RF)以及模拟/混合信号（AMS)集成电路对高电容密度的需求，高介电 常数金属-绝缘体-金属（记为MIM)电容最近得到了广泛的研究[1-4]。然而，对于实际 应用，在保持高电容密度的同时，高度的电容电压非线性度仍然是一个主要的问题[1,4]。 特别地，二次项电容电压系数（α)被认为是评判MIM电容电压线性度的一个关键标准。最 近，有报道表明通过采用具有正α值和负α值的不同介质层可以获得令人满意的 α值 [5-7]。然而，这些研究者都采用了多种设备和方法来制备ΜΙΜ电容的绝缘介质层。这不仅 增加了制造复杂度和成本，也引入高风险的污染和杂质。因此，非常有必要在同一淀积系统 中制备所有的绝缘介质层。另一方面，因为原子层淀积（ALD)技术拥有各种各样的优势，比 如低温制备工艺，优越的大面积薄膜均匀性以及精确的超薄厚度控制等，所以可以采用ALD 方法制备高质量的绝缘介质[8]，从而确保较低的泄漏电流和较高的击穿电场。总之，为了 满足高性能ΜΙΜ电容的要求，非常有必要采用ALD技术来设计新的绝缘层结构。此外，由于 ΜΙΜ电容器已从前端（基于硅衬底）制造变为后端（铜互连层）制造，所以ΜΙΜ电容器的制 备要能与后端工艺兼容。
[0003] 参考文献
[1] T. Ishikawa, D. Kodama, Y. Matsui et al., ''High-capacitance Cu/Ta205 / Cu MIM structure for SoC applications featuring a Single- Mask Add-on Process，" in IEDM Tech. Dig., pp. 940-942, 2002.
[2] H. Hu, C. Zhu, X. Yu et al., ^MIM Capacitors Using Atomic-Layer-Deposited High-k (HfOs)^ x(A1203)x Dielectrics, ^ IEEE Electron Device Lett., vol. 24, no. 2, pp. 60-62, 2003.
[3] Y. H. Wu, W. Y. Ou, C. C. Lin et al. , ^MIM Capacitors With CrystalIine-Ti02/Si02 Stack Featuring High Capacitance Density and Low Voltage Coefficien,IEEE Electron Device Lett, vol. 33, no. 1, pp. 104-106, 2012.
[4] S. J. Ding, H. Hu, H. F. Lim et al., ^High-performance MIM capacitor using ALD high-k Hf02-Al203 laminate dielectrics,^ IEEE Electron Device Lett., vol. 24, no. 12, pp. 730-732, 2003.
[5] S. J. Kim, B. J. Cho, M. F. Li et al., ^Improvement of Voltage Linearity in High-k MIM Capacitors Using Hf02-Si02 Stacked Dielectric, ^ IEEE Electron Device Lett., vol. 25, no. 8, pp. 538-540, 2004.
[6] J. D. Chen, J. J. Yang, R. Wise et al., ^Physical and Electrical Characterization of Metal-Insulator-Metal Capacitors With Sm203 and Sm203/Si02 Laminated Dielectrics for Analog Circuit Applications,^ IEEE. Trans. Electron Dev·，vol. 56，no· 11，pp. 2683-2691，2009.
[7] S. D. Park, C. Park, D. C. Gilmer et al., ^Bulk and Interface effects on voltage linearity of Zr02 - Si02 multilayered metal-insulator-metal capacitors for analog mixed-signal applications," Appl. Phys. Lett. , vol. 95，no. 2， p. 022905，2009.
[8] S. J. Ding, Y. J. Huang, Y. b. Li et al.，〃Metal-insulator-metal capacitors using atomic-layer-deposited Al203/Hf02/Al203 sandwiched dielectrics for wireless communications，" J. Vac. Sci. Technol. B. , vol. 24，no. 6， pp. 2518-2522，2006.
[9] The International Technology Roadmap for Semiconductors (ITRS),2012.
[10] T. H. Phung，D. K. Srinivasan，P. Steinmann et al., ''High Performance Metal-Insulator-Metal Capacitors with Er203 on ALD Si02 for RF Applications，〃 J. Electrochem. Soc.，vol. 158，no. 12，ρρ·Η1289-H1292，2011.
[11] I. S. Park, K. m. Ryu, J. Jeong et al., "Dielectric Stacking Effect of Al2〇3 and Hf02 in Metal-Insulator-Metal Capacitor, IEEE Electron Device Lett., vol. 34，no. 1，pp. 120-122，2013.。
【发明内容】
[0004] 本发明的目的是提供一种基于低K材料和铜互连结构的MM电容及其制备方法。
[0005] 本发明提出的MM电容，处于CMOS制造工艺后端，采用TaN或TaN/Ta叠层作为上、 下金属电极，以原子层淀积的方法制备的Al203/Zr02/Si0 2/Zr02/Al203叠层介质，作为MIM电 容器的绝缘体，A1203单层的厚度为1-3 mn，Zr02单层的厚度为5-10 nm，Si02单层的厚度为 1-4 nm。其中，与上、下金属电极相连的介质层均为A1203单层，冗执单层位于Si0；^PAl 203 单层之间。在上述叠层介质中，两个A1203单层的厚度相等，两个Zr02单层的厚度相等。
[0006] 本发明提出的MIM电容可以实现与低k材料铜互连工艺相兼容。
[0007] 本发明还提出的上述MIM电容第制备方法，具体步骤如下： (1) 在低k材料表面采用单大马士革镶嵌工艺形成下层铜布线，该铜布线由扩散阻挡 层和金属铜构成，其中扩散阻挡层是可以TaN或TaN/Ta叠层； (2) 在下层铜布线表面生长一层蚀刻停止层，蚀刻停止层的材料可以选择SiN、SiC、 SiON、SiOC和SiCN中的至少一种； (3) 在上述蚀刻停止层的表面生长一层50-300 run的金属作为电容器的下电极，该下 电极是TaN或TaN/Ta叠层； (4) 在上述结构上，采用原子层淀积的方法依次淀积Al203/Zr02/Si0 2/Zr02/Al203叠层 作为绝缘体，淀积温度控制在200-300? ; (5) 在叠层绝缘体上生长一层50-300 mn的金属作为电容器的上电极，该上电极可以 是TaN或TaN/Ta叠层； (6) 同步骤（2)，在上电极表面生长一层蚀刻停止层； (7) 采用光刻和反应离子刻蚀的方法定义出MIM电容器的上电极； (8) 采用光刻和反应离子刻蚀的方法定义出MIM电容器的下电极； (9) 在上述结构上，覆盖一层蚀刻停止层； (10) 再覆盖一层低k材料，作为层间介质层； (11) 采用双大马士革镶嵌工艺形成铜互连结构，其中包括与下层铜布线、电容的下电 极和上电极相连的铜互连结构； (12) 在N2/H2气氛中退火，退火温度为400-430°C，退火时间4-8 min ;优选退火温度为 420°C，退火时间是5 min。
[0008] 本发明具有以下优点： (1)所提出MIM电容的制备方法与低k材料铜互连后端工艺兼容，尤其是采用原子层淀 积方法生长MIM电容器的绝缘体，其生长温度(低于300°C)完全处于集成电路后端工艺温 度的范围内。
[0009] (2)MIM电容器的绝缘体通过原子层淀积方法制备，可以确保精确的单层厚度控制 以及高质量的均匀薄膜的形成；所有介质层可以在同一原子层淀积腔体中依次生长，从 而避免了暴露到大气中带来的污染。
[0010] (3)在MIM电容器的绝缘体中引入SiOj，膜显著降低了 MIM电容的电容电压系数， 同时高介电常数Zr02的采用可以维持足够高的电容密度。
[0011] (4)使A1203薄膜直接与金属电极相连，改善了电极/绝缘介质的界面特性，提高 了电子的发射势垒，有利于降低MIM电容的漏电。
【专利附图】
【附图说明】
[0012] 图1在低介电材料表面采用单大马士革镶嵌工艺形成的下层铜布线。
[0013] 图2在下层铜布线表面化学气相沉积的一层SiN蚀刻停止层。
[0014] 图3在蚀刻停止层表面涵射的一层的TaN，该TaN作为电容器的下电极。
[0015] 图4在下电极表面采用原子层淀积的方法淀积的Al203/Zr0 2/Si02/Zr02/Al203叠 层，该叠层作为MIM电容器的介质层。
[0016] 图5采用同步骤⑶相同的方法生长的一层TaN，该TaN作为电容器的上电极。
[0017] 图6在上电极表面采用化学气相沉积方法生长的一层SiN，该SiN作为蚀刻停止 层。
[0018] 图7采用光刻和反应离子刻蚀的方法定义出MM电容器的上电极。
[0019] 图8采用光刻和反应离子刻蚀的方法定义出MIM电容器的下电极。
[0020] 图9化学气相沉积的一层SiN，该SiN作为蚀刻停止层。
[0021] 图10化学气相沉积的一层低介电材料，该低介电材料作为层间介质层。
[0022] 图11采用双大马士革镶嵌工艺形成铜互连结构，其中包括与下层铜布线、电容的 下电极和上电极相连的铜互连结构。
【具体实施方式】
[0023] 以下结合实施例和附图对本发明的方法做进一步的说明。
[0024] 实施例1 下面是本发明所提出的一种基于低介电材料和铜互连结构的MM电容的具体实施步 骤，如下： (1)参照图1，在低介电材料表面采用单大马士革镶嵌工艺形成下层铜布线。具体为 首先在低介电材料表面采用反应离子刻蚀的方法形成凹槽；接着依次在凹槽内部溅射一层 TaN及电镀一层铜，其中TaN作为铜扩散阻挡层；最后采用机械抛光的方法将多余的TaN和 铜抛除，以形成表面平坦的铜布线。
[0025] (2)参照图2,在下层铜布线表面化学气相沉积一层SiN作为蚀刻停止层。
[0026] (3)参照图3,在蚀刻停止层表面溅射淀积一层50-300 nm的TaN作为电容器的下 电极。
[0027] ⑷参照图4,在下电极表面采用原子层淀积的方法依次生长Al203/Zr0 2/Si02/ Zr02/Al203叠层，作为MIM电容器的绝缘体，淀积温度控制在200-350°C。其中，Al 2〇3的反 应源选用三甲基铝和水蒸气；Zr02的反应源选用四（二甲基氨基）锆和水蒸汽或者四（乙 基甲基氨基）锆和水蒸汽；Si0 2的反应源选用三（二甲基氨基）硅烷和氧气等离子体或者 四（二甲基氨基）硅烷和氧气等离子体。此外，Al2〇3单层的厚度为1_ 3 11111，21'02单层的厚 度为5-10 nm，Si02单层的厚度为1-4 nm，同时，两个A1203单层的厚度相等，两个Zr02单层 的厚度相等。
[0028] (5)参照图5,采用同步骤⑶相同的方法生长一层TaN作为电容器的上电极。
[0029] (6)参照图6,在上电极表面采用化学气相沉积沉积一层SiN作为蚀刻停止层。
[0030] (7)参照图7,采用光刻和反应离子刻蚀的方法定义出MM电容器的上电极。
[0031] (8)参照图8,采用光刻和反应离子刻蚀的方法定义出MM电容器的下电极。
[0032] (9)参照图9,化学气相沉积一层SiN作为蚀刻停止层。
[0033] (10)参照图10,化学气相沉积一层低介电材料作为层间介质层。
[0034] (11)参照图11，采用双大马士革镶嵌工艺形成铜互连结构，其中包括与下层铜布 线、电容器下电极以及电容器上电极连接的铜互连结构。具体为首先采用光刻和反应离子 刻蚀的方法形成连接下层铜布线、电容上电极以及电容下电极的通孔，接着采用光刻和反 应离子刻蚀的方法在通孔上方形成凹槽，然后在凹槽和通孔内部依次溅射一层铜扩散阻挡 层（TaN或TaN/Ta叠层）以及电镀一层铜，最后采用化学机械抛光的方法将多余的扩散阻 挡层和铜抛除，以形成表面平坦的铜互连结构。
[0035] (12)在N2/H2气氛中退火，退火温度为420°C，退火时间是5 min。
[0036] 表1列出了本实施例中MIM电容器的性能，可以看出，当Si02的厚度从lnm增加 到3 nm，二次项电容电压系数（α)从gi8 ppm/V2减小到-121 ppm/V2,线性电容电压系数 (β)从565 ppm/v2减小到-II6 ppm/V2。对于Si02厚度为3 nm的电容器，其电容密度仍 处于较高值，为7_ 4 fF/μ m2。进一步地，表2比较了本实施例中MM电容器的电学性能与 国际文献报道的MIM电容器的性能参数。可以看出在具有类似的电容密度情况下,本实施 例的fflM电容器在漏电流和电容电压系数方面具有更优越的性能。因此，本发明所提出的 MIM电容器的制备方法不仅与低介电材料铜互连相兼容，还具有很好的绝缘性能和良好的 电压线性系数，因此在射频和混合信号集成电路中具有很好的应用前景。
[0037] 表1本实施例中MM电容器的电学性能参数
【权利要求】
1. 一种基于低介电材料和铜互连结构的金属-绝缘体-金属电容，其特征在于该电容 在集成电路后端铜互连工艺中形成；采用TaN或TaN/Ta叠层作为上、下金属电极，以原子层 淀积的方法制备的Al 203/Zr02/Si02/Zr02/Al 203叠层介质，作为MIM电容器的绝缘体，A1203 单层的厚度为1-3 nm，Zr02单层的厚度为5-10 nm，Si02单层的厚度为1-4 nm;其中，与上、 下金属电极相连的介质层均为A1203单层，21〇2单层位于510 2和八1203单层之间；在上述叠 层介质中，两个A120 3单层的厚度相等，两个Zr02单层的厚度相等。
2. -种如权利要求所述的基于低介电材料和铜互连结构的金属-绝缘体-金属电容的 制备方法，其特征在于具体步骤如下： (1) 在低k材料表面采用单大马士革镶嵌工艺形成下层铜布线，该铜布线由扩散阻挡 层和金属铜构成，其中扩散阻挡层材料是TaN或TaN/Ta叠层； (2) 在下层铜布线表面生长一层蚀刻停止层，蚀刻停止层的材料选择SiN、SiC、SiON、 SiOC和SiCN中的至少一种； (3) 在上述蚀刻停止层的表面生长一层50-300 nm的金属作为电容器的下电极，该下 电极材料是TaN或TaN/Ta叠层； (4) 在上述结构上，采用原子层淀积的方法依次淀积Al203/Zr02/Si0 2/Zr02/Al203叠层 作为绝缘体，淀积温度控制在200-300°C ; (5) 在叠层绝缘体上生长一层50-300 nm的金属作为电容器的上电极，该上电极材料 是TaN或TaN/Ta叠层； (6) 同步骤（2)，在上电极表面生长一层蚀刻停止层； (7) 采用光刻和反应离子刻蚀的方法定义出MIM电容器的上电极； (8) 采用光刻和反应离子刻蚀的方法定义出MIM电容器的下电极； (9) 在上述结构上，覆盖一层蚀刻停止层； (10) 再覆盖一层低k材料，作为层间介质层； (11) 采用双大马士革镶嵌工艺形成铜互连结构，其中包括与下层铜布线、电容的下电 极和上电极相连的铜互连结构； (12) 在队/!12气氛中退火，退火温度为400-430°C，退火时间4-8 min。
【文档编号】H01L21/02GK104241245SQ201410468397
【公开日】2014年12月24日 申请日期:2014年9月15日 优先权日:2014年9月15日
【发明者】丁士进, 朱宝, 张秋香 申请人:复旦大学