一种铜互连结构及其制造方法
【技术领域】
[0001]本发明属于半导体集成电路制造工艺技术领域，涉及一种铜互连结构及其制造方法。
【背景技术】
[0002]随着CMOS晶体管尺寸不断地缩小，在高效率，高密度集成电路中的晶体管数量上升到几千万个，这些数量庞大的有源元件的信号集成需要多大十层以上的高密度金属连线，然而这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路的主要因素，因此，半导体工业已经从原来的铝互连工艺逐渐发展为金属铜互连。
[0003]图1为现有的制备铜互连结构的工艺流程图，该方法包括以下步骤:
[0004]步骤S01，请参见图la，提供一半导体衬底101，并在半导体衬底101上沉积低介电常数介质层102，采用光刻和刻蚀工艺在低介电常数介质层102上形成通孔103 ;
[0005]步骤S02，请参见图lb，在通孔103的底部、侧壁以及低介电常数介质层102的上表面形成阻挡层104和铜籽晶层105。
[0006]步骤S03，请参见图lc，在通孔103内填充铜互连层106，且铜互连层106覆盖铜籽晶层105的上表面；
[0007]步骤S04，请参见图ld，去除通孔外的铜互连层106、铜籽晶层105以及阻挡层104，形成铜互连结构107。
[0008]在目前的铜互连结构的制备工艺中，具有以下缺陷:
[0009]首先，现有的铜互连工艺对于28nm技术及以下，阻挡层104的厚度占整个铜互连通孔特征尺寸的比例越来越高，导致整个铜导线结构的电阻上升，器件功耗上升(以阻挡层TaN为例，阻挡层TaN的电阻率为200 μ Ω cm, Cu导线的电阻率为1.69 μ Ω cm)。
[0010]其次，请参见图2a，在沉积阻挡层104和铜轩晶层105时，通常米用物理气相沉积(PVD)的方式，在通孔顶部会出现悬突201现象，使通孔轮廓形貌变化，导致通孔开口尺寸变小，对后续铜电镀的填充造成困难，容易在通孔中产生空洞202等缺陷，影响铜互连结构的可靠性。
[0011]此外，请参见图2b，在去除通孔外的铜互连层106、铜籽晶层105以及阻挡层104的过程中，由于采用了机械性能较弱的低介电常数介质层102，会因为压力和横向剪切力而导致低介电常数介质层102出现断裂或分层203 (delaminat1n)，使铜互连结构良率降低；同时，请参见图2c，由于阻挡层104(Ta/TaN)和铜互连层106之间存在电位差异，在CMP过程中会产生电偶腐蚀(galvanic corros1n)而使通孔中的部分铜缺失204，造成铜互连结构可靠性降低。因此，本领域技术人员亟需提供一种铜互连结构及其制造方法，改善现有铜互连结构的形貌，保证后续铜互连层的填充性，提高器件的良率和一致性。
【发明内容】
[0012]本发明所要解决的技术问题是提供一种铜互连结构及其制造方法，改善现有铜互连结构的形貌，保证后续铜互连层的填充性，提高器件的良率和良率。
[0013]为了解决上述技术问题，本发明提供了一种铜互连结构，所述铜互连结构包括:
[0014]半导体衬底；
[0015]介质层，所述介质层覆盖在所述衬底的上表面，且所述介质层上具有一通孔；
[0016]石墨烯阻挡层，形成在所述通孔的底部以及侧壁；
[0017]钌金属阻挡层，覆盖在所述石墨烯阻挡层的底部以及侧壁；
[0018]金属铜，填充在所述通孔内，且所述金属铜的上表面与所述介质层的上表面平齐。
[0019]优选的，所述介质层的材料为Si02、SiN、低介电常数材料、超低介电常数材料或六方氮化硼层中的一种或多种。
[0020]优选的，所述介质层从下往上依次包括黑钻石材料层以及六方氮化硼层。
[0021]本发明还提供一种制造铜互连结构的方法，包括以下步骤:
[0022]步骤S01，提供一具有介质层的衬底，所述介质层上形成一通孔；
[0023]步骤S02，在所述通孔中依次生长石墨烯阻挡层以及钌金属阻挡层；
[0024]步骤S03，在所述通孔内形成第一光刻胶，并以其为掩膜去除所述石墨烯阻挡层上表面的钌金属阻挡层；
[0025]步骤S04，去除所述第一光刻胶，并清洗衬底表面；
[0026]步骤S05，采用选择性铜电镀工艺在所述通孔内填充金属铜，且所述金属铜的上表面与所述介质层的上表面平齐；
[0027]步骤S06，在所述金属铜的上表面形成与其宽度相等的第二光刻胶，并以所述第二光刻胶为掩膜去除所述介质层上表面的石墨烯阻挡层；
[0028]步骤S07，去除所述第二光刻胶，形成铜互连结构。
[0029]优选的，步骤S02中，采用低温化学气相沉积法、原子气相沉积法、SiC热分解法或氧化还原法形成所述石墨烯阻挡层，所述石墨烯阻挡层的厚度为0.34-3.4nm。
[0030]优选的，步骤S02中，采用原子气相沉积法形成所述钌金属阻挡层，所述钌金属阻挡层的厚度为l_3nm。
[0031]优选的，步骤S03中，采用湿法刻蚀工艺或反应离子刻蚀工艺去除所述石墨烯阻挡层上表面的钌金属阻挡层。
[0032]优选的，采用湿法刻蚀工艺去除所述钌金属阻挡层的刻蚀药液为硝酸铈铵和硝酸的混合液、順03和NH 4F的混合液、H2S04^P Η 202的混合液、稀HF的一种或多种。
[0033]优选的，采用反应离子刻蚀工艺去除所述钌金属阻挡层的刻蚀气体为含F、C1或XeF气体中的一种或多种。
[0034]优选的，步骤S06中，采用干法刻蚀工艺去除所述石墨烯阻挡层的刻蚀气体为H2、02或C xFy气体的一种或多种。
[0035]本发明提供了一种铜互连结构及其制造方法，石墨烯阻挡层以及钌金属阻挡层替代了现有的阻挡层，采用钌金属阻挡层可以省去铜籽晶层，可直接进行后续的选择性铜电镀工艺，由于钌金属阻挡层较薄，其阻挡能力有限，但与其相配合的石墨烯阻挡层由于其所有的sp2杂化的碳原子均饱和成键，其原子排列呈蜂巢结构十分稳定，能有效阻挡金属铜向介质层扩散，并且其电阻率比铜更低，产生的电阻可忽略不记，从而使铜互连的整体电阻变化很小，器件功耗降低；同时，由于石墨烯阻挡层的厚度较薄，可以很好的保持通孔的轮廓形貌，不影响后续的铜电镀工艺的填充性，避免金属铜产生缝隙；此外，石墨烯阻挡层由于其导电性能，可以实现后续的选择性铜电镀工艺，即金属铜只在通孔中的钌金属阻挡层上电镀沉淀，而避免在石墨烯阻挡层上进行铜电镀工艺。本发明采用选择性铜电镀工艺以及光刻、刻蚀工艺形成铜互连结构，避免了传统制备工艺中的化学机械研磨工艺，避免了在化学机械研磨工艺过程中产生的各种缺陷，提高器件的良率和良率。
【附图说明】
[0036]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图la-图1d为现有的铜互连结构的结构示意图；
[0038]图2a-图2c为现有的铜互连结构中的缺陷示意图；
[0039]图3为本发明提出的铜互连结构的制造方法的流程示意图；
[0040]图4a_图4g为本发明提出的形成铜互连结构的工艺步骤的示意图。
【具体实施方式】
[0041]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0042]上述及其它技术特征和有益效果，将结合实施例及附图对本发明提出的铜互连结构及其制造方法进行详细说明。图3为本发明提出的铜互连结构的制造方法的流程示意图；图4a_图4g为本发明提出的形成铜互连结构的工艺步骤的示意图。
[0043]本发明提供了一种铜互连结构，其包括半导体衬底401、介质层402、石墨烯阻挡层404、钌金属阻挡层405以及金属铜407 ;其中，介质层402覆盖在衬底401的上表面，且介质层401上具有一通孔403，石墨烯阻挡层404形成在通孔403的底部以及侧壁，钌金属阻挡层405覆盖在石墨烯阻挡层404的底部以及侧壁，金属铜407填充在通孔403内，且金属铜407的上表面与介质层402的上表面平齐。
[0044]本发明所公开的铜互连结构可以通过许多方法制作，以下所述的是本法明所提出的制造如图3所示一个实施例的工艺流程。如图3所示，本发明实施例提供一种制造铜互连结构的方法，包括以下步骤:
[0045]