技术编号:14523552
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种集合基板、基板装置的制造方法。背景技术日本专利文献特开2003-133658号公报中记载有将在印刷电路板(设定设置布线板的产品区域和在其外侧的不必要区域,设于不必要区域的规定位置的印刷电路板)上安装的部件中连接性最差的部件作为虚拟电子元件安装,仅对虚拟电子元件进行拉伸强度试验的结构。发明内容本发明的目的在于不必直接与安装在单片基板的部件电性连接而进行检查。根据本发明的第一方面,提供一种集合基板,其特征在于,具有单片基板、废弃基板和检查用端子,该废弃基板与该单片基板连接,安装与该单片...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。