技术编号:14686665
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明实施例涉及半导体芯片制造领域,尤其涉及一种ESD防护结构的制作方法。背景技术在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)芯片的静电释放(Electro-Static Discharge,简称ESD)防护电路中,最常用的是栅极接地的金属氧化物半导体(Metal Oxide Semiconductor,简称MOS)结构,这种结构,在进行静电泄放的过程中,实际上的泄放电路是一个处于工作状态的NPN三极管。但是,NPN三极管...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。