技术编号:14838043
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请要求2016年12月21日提交的申请号为10-2016-0175283的韩国专利申请的优先权,其通过引用整体合并于此。技术领域本发明的示例性实施例涉及一种占空比校正电路和占空比校正方法。背景技术已经开发了双倍数据速率(DDR)技术以通过允许存储系统与时钟信号的上升沿和下降沿同步地操作来改善存储系统的带宽。在DDR中,时钟信号的占空比是维持最大时序裕量的重要因素。当时钟信号的占空比不是精确的50%时,对应于从50%的偏移的误差可以降低DDR存储系统的时序裕量。因此,存在需要能够补偿由于进程、...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。