技术编号：14958671
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施方式有关于电子装置制造领域，特别是有关于套刻误差(overlay error)校正。背景技术现行的电子装置制造涉及在基板上沉积图案化材料层以制造晶体管、触点(contact)和其他装置。为了装置的适当操作，诸如触点、线和晶体管特征结构等图案化层需要对准。通常，套刻控制(overlay control)定义为控制对准图案化层与多层装置结构的一个或更多个下(underlying)图案化层。通常，套刻误差表示图案化层之间的未对准(misalignment)。图案化层之间的未对准可造成短路和...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。