本发明的实施方式有关于电子装置制造领域，特别是有关于套刻误差(overlayerror)校正。
背景技术：
现行的电子装置制造涉及在基板上沉积图案化材料层以制造晶体管、触点(contact)和其他装置。为了装置的适当操作，诸如触点、线和晶体管特征结构等图案化层需要对准。通常，套刻控制(overlaycontrol)定义为控制对准图案化层与多层装置结构的一个或更多个下(underlying)图案化层。通常，套刻误差表示图案化层之间的未对准(misalignment)。
图案化层之间的未对准可造成短路和连接失效(connectionfailure)，影响制造产率(yield)和成本。通常，随着装置特征结构减小和图案密度增加，套刻误差预算缩减。常规的多重曝光和多重图案化方案需要非常严格的套刻误差预算。在常规的光刻(lithography)系统中，提供各种对准机构以对准给定层中的特征结构与下层的特征结构。然而就先进节点而言，仅仅光学或极紫外(euv)扫描仪改善无法充分减小套刻误差来满足所需规格。工艺相关的套刻误差已成为整体套刻预算的可观部分(约50％)。通常，套刻误差会显著降低装置性能、产率和产量。此外，应力相关的工艺诱发的套刻误差显著影响逻辑和存储器装置的大量生产(hvp)。
技术实现要素：
描述用于提供光诱发套刻误差校正的方法和设备。在一个实施方式中，确定晶片的校准曲线，晶片包含在基板上的层。校准曲线表示局部参数变化随与晶片暴露至光相关联的处理参数而变。测量晶片的局部参数。基于晶片的局部参数确定套刻误差。基于校准曲线计算处理映像(map)，以校正晶片的套刻误差。处理映像表示处理参数随晶片上的位置而变。
在一个实施方式中，非暂态机器可读介质包含指令，促使数据处理系统来执行操作，所述操作包含：确定晶片的校准曲线，晶片包含基板上的层，其中校准曲线表示局部参数变化随与晶片暴露至光相关联的处理参数而变；测量晶片的局部参数；基于局部参数确定套刻误差；和基于校准曲线计算处理映像，以校正晶片的套刻误差，其中处理映像表示处理参数随晶片上的位置而变。
在一个实施方式中，制造电子装置的系统包含处理腔室。处理器耦接至处理腔室。存储器耦接至处理器。处理器具有用于控制确定晶片的校准曲线的配置(configuration)。处理器具有用于控制测量晶片的局部参数的配置。处理器具有用于控制基于局部参数确定套刻误差的配置。处理器具有用于控制基于校准曲线计算处理映像以校正晶片的套刻误差的配置。
本发明的实施方式的其他特征将从附图和以下的详细说明而清楚。
附图说明
本文所述的实施方式仅以举例方式说明，而非限定在附图的图中，其中相同编号标示类似元件。
图1是根据一个实施方式的用于校正套刻误差的方法的流程图。
图2是根据一个实施方式图解晶片暴露至光的视图。
图3是根据一个实施方式的晶片的侧视图。
图4是根据一个实施方式图解晶片的局部曲率变化的侧视图。
图5是根据一个实施方式确定校准曲线的方法的流程图。
图6是根据一个实施方式图示示例性校准曲线的视图。
图7是图示根据一个实施方式的晶片的初始局部应力参数映像的视图。
图8是图示根据一个实施方式的晶片处理映像的视图。
图9是根据一个实施方式图示晶片经光处理后的局部应力参数映像的视图。
图10是根据一个实施方式图示用于处理晶片以校正套刻误差的示例性连续光扫描模式的视图。
图11是根据另一实施方式图示用于处理晶片以校正套刻误差的示例性连续光扫描模式的视图。
图12是根据另一实施方式图示用于处理晶片以校正套刻误差的示例性光扫描模式的视图。
图13a是根据一个实施方式图示使用不连续曝光模式处理晶片以校正套刻误差的视图。
图13b是根据一个实施方式图示示例性曝光顺序的视图。
图14是根据一个实施方式图示晶片在激光处理前与激光处理后的局部应力参数映像的视图。
图15图示根据一个实施方式的处理系统方框图，所述处理系统用于执行光诱发套刻误差校正的方法。
具体实施方式
描述使用光来校正套刻误差的方法和设备。确定晶片的校准曲线。晶片包含在基板上的一个或多个层。校准曲线表示晶片的局部参数的改变随与晶片暴露至光相关联的处理参数而变。测量晶片的局部参数。基于局部参数确定套刻误差。基于校准曲线计算处理映像。处理映像用于校正晶片的套刻误差。处理映像表示处理参数随晶片上的位置而变。
在一个实施方式中，激光诱发应力变化用于减小工艺相关套刻误差。工艺诱发的套刻误差与晶片的工艺相关应力不均匀度有关。通常，晶片的工艺相关应力不均匀度定义为在晶片处理操作下产生，所述晶片处理操作例如机械、化学、热、蚀刻、沉积或其他晶片处理操作。
在一个实施方式中，晶片包含膜或多层堆叠结构(stack)。在一个实施方式中，通过使用激光退火技术来降低晶片的工艺相关应力不均匀度而减小套刻误差。此技术依靠对于晶片特性和对退火条件的晶片响应的了解。使用空间、时间与剂量控制工具，精确控制传递到膜或堆叠结构的光。
本文所述的光诱发套刻误差校正的实施方式有利地使工艺相关套刻误差减小多达约90％。在至少一些实施方式中，相较于常规的需详尽的(exhaustive)套刻测量的技术，光诱发套刻误差校正提供光刻工具的宽松的规格的优点，带来生产增益。在至少一些实施方式中，通过光减小晶片的整体应力或翘曲(bow)，以改善不同处理工具上的晶片处置和接受度，不同工具例如是静电吸盘(esc)、光刻工具或其他处理工具。在至少一些实施方式中，通过光减小晶片的整体应力、晶片的局部应力不均匀度或二者改善蚀刻图案的结构完整性(structuralintegrity)。
在至少一些实施方式中，不同的光的波长和不同的光处理条件有利地用于校正不同膜、堆叠结构或工艺流程的套刻误差。在至少一些实施方式中，光诱发套刻误差校正技术是极灵活的技术，提供不同的曝光装配而提高制造产量。在至少一些实施方式中，光诱发套刻误差校正技术就套刻性能改善晶片间、批量间、腔室间匹配，如以下将进一步详述的。
在以下说明中提及许多特定细节，例如特定材料、化学品、元件尺寸等，以提供本发明的一个或多个实施方式的彻底的了解。然而本领域一般技术人员将明白，本发明的一个或多个实施方式可不按这些特定细节实践。在其他情况下，不详述半导体制造工艺、技术、材料、装备等，以避免不必要地使本说明书晦涩难懂。本领域一般技术人员利用所述的内容将能施行适当的功能，而无需过度的实验。
虽然附图描述和图示本发明的某些示例性实施方式，应理解此类实施方式仅是举例性的、而不限制本发明，本发明不限于所示和所述的特定结构和配置，因为本领域一般技术人员当想出修改。
说明书通篇提及的“一个实施方式”、“另一实施方式”或“实施方式”意指与所述实施方式有关而描述的特定特征、结构或特性包括在本发明的至少一个实施方式中。故说明书通篇各处出现的“在一个实施方式中”或“在实施方式中”等短语不必都指同一实施方式。此外，在一个或多个实施方式中，特定特征、结构或特性可以任何适合的方式结合。
此外，创造性方面在于少于单一公开的实施方式的所有特征。故详细说明后的权利要求书在此明确并入详细说明，每个权利要求作为本发明的个别实施方式而独立存在。虽然本发明已就若干实施方式描述，但本领域技术人员将认识到本发明不限于所述的实施方式，而可在随附的权利要求书的精神和范围内进行更改和修改。因此，叙述视为说明性、而非限制性。
图1是根据一个实施方式，校正套刻误差的方法100的流程图。在方框101处，确定进来的(incoming)的晶片的校准曲线。在一个实施方式中，基于一个或多个晶片特性，确定晶片的校准曲线，如以下进一步详述的。在一个实施方式中，晶片包含基板上的一个或多个层。校准曲线表示晶片的局部参数变化随与晶片暴露至光相关联的处理参数而变。在一个实施方式中，局部参数包含局部应力曲率。在一个实施方式中，处理参数包含光功率(lightpower)、光能量密度(lightfluence)、光脉冲宽度、光束形状、光束尺寸、光波长、曝光重复率、曝光时间、光扫描速度、闪光数量(numberoflightflashes)、光区域温度(lightzonetemperature)、周围条件、曝光模式、曝光顺序(exposuresequence)、曝光图案或它们的任何组合，如以下进一步详述的。
图2是根据一个实施方式，图解晶片203暴露至光204的视图200。如图2所示，晶片203放在可移动基座201的晶片保持器202上。在一个实施方式中，可移动基座201包含静电吸盘(esc)或电子装置制造领域的一般技术人员所知的其他可移动基座。在替代的实施方式中，基座202、光204或二者沿多个轴(例如x轴206和y轴207)移动，使晶片203的局部部分暴露至光204。在一个实施方式中，晶片保持器202是电子装置制造领域的一般技术人员所知的任何晶片保持器。
在一个实施方式中，光204由光源(未图示)供应，以在晶片203上的预定位置205诱发退火。在一个实施方式中，光204是由相干光源(例如激光器)产生的相干光束。在另一实施方式中，光204是由非相干光源(例如一个或多个灯泡、一个或多个发光二极管或其他非相干光源)产生的非相干光。在一个实施方式中，晶片203在基板的前侧包含掩模层。在另一实施方式中，晶片203在基板的背侧包含背侧层。在又一实施方式中，晶片203包含沉积于基板前侧的掩模层和沉积于基板背侧的背侧层，如以下参照图3进一步详述的。在一个实施方式中，晶片203的基板包含多层堆叠结构，堆叠结构包括沉积于彼此顶上的导电层、半导体层、绝缘层或它们的任何组合。
在实施方式中，晶片203的基板包含半导体材料，例如硅(si)。在一个实施方式中，基板是单晶si基板。在另一实施方式中，基板是多晶硅基板。在另一实施方式中，基板表示先前的互连层。在又一实施方式中，基板是非晶硅基板。在替代的实施方式中，基板包括硅、锗(ge)、硅锗(sige)、iii-v族材料系材料(例如砷化镓(gaas))或它们的任何组合。在一个实施方式中，基板包括用于集成电路的金属化互连层集成。在实施方式中，基板是绝缘体上半导体(soi)基板，包括下块体(bulklower)基板、中间绝缘层和顶单晶层。顶单晶层可包含上列任何材料，例如硅。在各种实施方式中，基板可以是如有机、陶瓷、玻璃或半导体基板。在一个实施方式中，半导体基板可以是使用块体硅或绝缘体上硅结构形成的晶体基板。在其他实施方式中，半导体基板可使用替代的材料形成，可以或可以不与硅结合，材料包括、但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓、或iii-v族或iv族材料的其他组合。
在至少一些实施方式中，基板包含用来制作任一集成电路、无源(例如电容器、电感器)和有源(例如晶体管、光检测器、激光器、二极管)微电子装置的任何材料。基板可包括分开此类有源和无源微电子装置和形成于所述装置顶上的导电层的绝缘(例如介电)材料，例如二氧化硅、氮化硅、蓝宝石、其他介电材料或它们的任何组合。虽然在此描述数个形成基板的材料的实例，但任何可作为基础供无源和有源电子装置(例如晶体管、存储器、电容器、电感器、电阻器、开关、集成电路、放大器、光电装置或任何其他电子装置)建构于上的材料皆落在本文所述的实施方式的精神和范围内。
在一个实施方式中，晶片203的掩模层包含硬模层。在另一实施方式中，晶片203的掩模层包含光刻胶层。在实施方式中，晶片203的掩模层是包含碳的有机硬模层。在实施方式中，晶片203的掩模层是无定形碳层(acl)、氮化物层(例如氮化硅、氮氧化硅或其他氮化物层)、氧化物层(例如氧化硅、氧化钛或其他氧化物层)。在一个实施方式中，晶片203的acl掺杂化学元素(例如硼、硅、铝、镓、铟或其他化学元素)。在一个实施方式中，晶片203的背侧层是氧化物、氮化物、碳化物、其他背侧膜或它们的任何组合。
在一个实施方式中，光204供应到晶片204的掩模层上的局部部分。在另一实施方式中，光204供应到晶片204的背侧膜的局部部分。在又一实施方式中，光204供应到晶片203的掩模层的局部部分和晶片203的背侧层的局部部分，如以下进一步详述的。
图3是根据一个实施方式的晶片310的侧视图300。如图3所示，晶片310在基板301的顶侧上包含掩模层302。如图3所示，背侧层324沉积于基板301的底侧。如图3所示，基板301在金属化(m)层306上包含互连层307，金属化(m)层306在互连层305上，互连层305在装置层304上，装置层304在基板303上。在一个实施方式中，基板303表示以上参照图2所述的一个基板。在另一实施方式中，基板301表示以上参照图2所述的一个基板。在一个实施方式中，掩模层309表示参照图2所述的一个掩模层。在一个实施方式中，背侧层324表示以上参照图2所述的一个背侧层。
如图3所示，装置层304包括一个或多个电子装置特征结构，例如形成于电气绝缘层316上的装置特征结构312和装置特征结构315。在替代的实施方式中，装置特征结构312和315表示晶体管、存储器、电容器、电阻器、光电装置、开关的特征结构或任何其他有源和无源的电子装置特征结构。如图3所示，互连层305包含形成于绝缘层321上的导电内连件311和317。互连层307包含绝缘层322上的导电内连件314和319。在一个实施方式中，导电内连件是导电过孔或其他内连件。金属化层306包含形成于绝缘层323上的导线313和318。内连件311将装置特征结构312连接至导线313。
内连件314将导线313连接至上金属化层(未图示)。各绝缘层316、321、322和323可例如是层间电介质、沟槽绝缘层或电子装置制造领域的一般技术人员所知的任何其他电气绝缘层。在替代的实施方式中，装置层304包括聚酰亚胺、环氧树脂、光可定义材料(photodefinablematerials)、例如苯并环丁烯(bcb)和wpr系列材料或旋涂玻璃(spin-on-glass)。在实施方式中，基板301的装置层、金属化层和互连层的特征结构包含金属，例如铜(cu)、铝(al)、铟(in)、锡(sn)、铅(pb)、银(ag)、锑(sb)、铋(bi)、锌(zn)、镉(cd)、金(au)、钌(ru)、镍(ni)、钴(co)、铬(cr)、铁(fe)、锰(mn)、钛(ti)、铪(hf)、钽(ta)、钨(w)、钒(v)、钼(mo)、钯(pd)、金(au)、铂(pt)、多晶硅、电子装置制造领域的一般技术人员所知的其他导电材料或它们的任何组合。
在一个实施方式中，掩模层309的厚度足以充分地吸收和防止光326传入基板301中。在一个实施方式中，光325表示光204或一部分光204。在一个实施方式中，光325的波长经选择以最大化掩模层309的吸收，以避免光326传入基板301中。在实施方式中，掩模层的厚度是约2nm至约5μm。掩模层309可使用一种掩模层沉积技术沉积，例如、但不限于旋涂、溅射、化学气相沉积(cvd)(例如等离子体增强化学气相沉积(pecvd))、物理气相沉积(pvd)、分子束外延(mbe)、金属有机化学气相沉积(mocvd)、原子层沉积(ald)或电子装置制造领域中一般技术人员所知的其他掩模层沉积技术。
在一个实施方式中，背侧层324的厚度足以充分地吸收并且防止光326传入基板301中。在一个实施方式中，光326的波长经选择以最大化背侧层324中的吸收，以避免光326传入基板301中。在一个实施方式中，光326表示光204或一部分光204。在一个实施方式中，背侧层324的厚度是约2nm至约5μm。背侧层324可使用一种背侧层沉积技术沉积，例如、但不限于旋涂、溅射、化学气相沉积(cvd)(例如等离子体增强化学气相沉积(pecvd))、物理气相沉积(pvd)、分子束外延(mbe)、金属有机化学气相沉积(mocvd)、原子层沉积(ald)或电子装置制造领域中一般技术人员所知的其他掩模层沉积技术。
图4是根据一个实施方式图解晶片的局部曲率变化的侧视图400。如图4所示，晶片401具有沿着晶片大体上均匀的整体曲率403。晶片411具有沿着晶片大体上均匀的整体曲率404。在一个实施方式中，晶片401和411各自表示晶片203或晶片310中的一个。整体曲率403具有沿着晶片401大体上不变的半径。整体曲率404具有沿着晶片411大体上不变的半径。通常，整体曲率与晶片的整体应力相关联。
晶片401具有沿着晶片变化的局部曲率402。晶片411具有沿着晶片变化的局部曲率412。通常，晶片上各位置间的曲率变化与晶片应力的局部变化相关联。通常，晶片局部应力不均匀造成工艺相关的不可校正光刻套刻误差和装置产率损失。在一个实施方式中，套刻误差与晶片应力曲率局部变化相关联。在一个实施方式中，利用光减小应力曲率局部变化，以校正晶片的套刻误差，如以下进一步详述的。
图5是根据一个实施方式确定校准曲线的方法500的流程图。在方框501处，测量一个或多个参考晶片的局部应力参数对多个处理条件的响应。在至少一些实施方式中，多个处理条件的特征在于与晶片暴露至光相关联的多个处理参数。在一个实施方式中，处理参数与晶片暴露至光控制晶片的局部退火温度。
在一个实施方式中，处理参数包含如剂量、功率、能量密度、脉冲宽度、束形状、束尺寸、波长、曝光重复率、曝光时间、扫描速度、闪光数量、区域温度、周围条件、曝光模式、曝光顺序、曝光图案或它们的任何组合。
在一个实施方式中，入射晶片的光是激光，具有从约数微米至约数厘米的束尺寸。在更特定的实施方式中，激光束尺寸为约25微米。在一个实施方式中，激光光波长为近紫外(uv)波长至红外(ir)波长。在更特定的实施方式中，光的波长为约532nm。在一个实施方式中，激光重复率为约数赫兹(hz)至约数百千赫(khz)。在一个实施方式中，激光能量密度范围是从数微焦耳每平方厘米(μj/cm2)至约数焦耳每平方厘米(j/cm2)。在一个实施方式中，晶片的曝光时间为约数纳秒(ns)至约数秒。
在一个实施方式中，光脉冲宽度确定曝光时间。在一个实施方式中，激光束形状确定晶片上的局部退火温度梯度。在一个实施方式中，激光束形状是高斯(gaussian)、不对称高斯、尾迹结尾(trail-ending)高斯、尾迹前导(trail-leading)高斯、方形、三角形、锯齿状、尾迹结尾三角形、尾迹前导三角形或任何其他激光束形状。在替代的实施方式中，晶片暴露至光的周围条件是大气(例如空气)、惰性气体或真空条件。在一个实施方式中，以高于室温的温度加热暴露至光的晶片。在替代的实施方式中，晶片曝光模式是全晶片单次曝光模式(闪光)、连续(扫描模式)或不连续(开与关)模式。在一个实施方式中，晶片上的单次或多重曝光用于校正套刻误差。在一个实施方式中，曝光顺序图案用于精确控制曝光，以校正套刻误差。
在一个实施方式中，单一激光束例如使用光学元件扩大，以提供全晶片单次曝光。在另一实施方式中，具有大体等于晶片直径的带有压合(stitching)的多个激光束用于控制晶片曝光(例如位置相依剂量传递(locationdependentdosedelivery))。在另一实施方式中，就单次曝光而言，多个闪光灯用于提供单次晶片曝光。在一个实施方式中，控制诸如闪光灯输出的光的能量密度、功率、曝光时间或它们的组合等处理参数以提供位置相依光传递。在一个实施方式中，闪光灯是卤素灯。
在方框502处，基于一个或多个参考晶片的响应测量，生成一个或多个应力校正校准曲线。在一个实施方式中，在存储器中储存一个或多个校准曲线。在方框503处，确定至少一个校准曲线的工艺窗口。在一个实施方式中，确定处理对晶片特性的相依性(dependence)，晶片特性例如是膜厚度、光学、热性质、沉积条件和其他晶片特性。在一个实施方式中，基于晶片特性选择处理参数。在方框504处，基于工艺窗口建立响应与处理参数之间的相互关系。在一个实施方式中，至少基于工艺窗口从储存于存储器中的多个校准曲线选择校准曲线，如以下进一步详述的。
图6是根据一个实施方式图示示例性校准曲线603的视图600。校准曲线603是局部应力参数调节灵敏度曲线。在一个实施方式中，校准曲线603是应力校正校准曲线。校准曲线603图示局部应力参数r1601的变化(δ)随与晶片暴露至光相关联的处理参数pt607而变。在一个非限定性的实施方式中，局部应力参数r1是局部晶片曲率(mm-1)。在另一实施方式中，局部应力参数r1是与光学、热、化学或机械性质或它们的任何组合相关联的参数。在一个实施方式中，局部应力参数r1的变化(δ)表示经处理的晶片的局部应力参数与未处理的晶片的局部应力参数之间的差异。
在一个实施方式中，处理参数pt是能量密度(毫焦耳/平方厘米(mj/cm2))。在替代的实施方式中，处理参数pt是剂量、功率、能量密度、脉冲宽度、束形状、束尺寸、波长、曝光重复率、曝光时间、扫描速度、闪光数量、区域温度、周围条件、曝光模式、曝光顺序、曝光图案或它们的任何组合。如图6所示，使用校准曲线603确定工艺窗口604。工艺窗口指示处理参数值的范围605，以提供响应变化的范围606。
在一个实施方式中，工艺窗口的大小取决于一个或多个晶片特性(例如膜厚度、光学与热性质、沉积条件和其他晶片特性)。在一个实施方式中，进来的晶片的校准曲线基于工艺窗口选自多个校准曲线。在一个实施方式中，从晶片的多个校准曲线选择具最大工艺窗口的校准曲线。在一个实施方式中，基于晶片质量和工艺窗口大小，选择晶片的处理条件。
回头参考图1，在方框102处，测量进来的晶片的局部应力参数。在一个实施方式中，基于测量生成局部应力参数映像。图7是图示根据一个实施方式的进来的晶片的初始局部应力参数映像700的视图。如图7所示，晶片的局部应力参数沿x轴701和y轴702变化。在一个实施方式中，局部应力参数是局部应力曲率。回头参考图1，在方框103处，基于晶片的局部应力参数确定套刻误差。
在一个实施方式中，基于局部应力参数映像计算套刻误差映像。在更特定的实施方式中，基于局部应力曲率映像计算套刻误差映像。在一个实施方式中，从局部曲率映像、局部应力映像或二者获取的信息用于计算套刻误差映像。在一个实施方式中，基于初始局部应力参数映像计算沿x与y轴各自的平均+3sigma(σ)套刻误差(残余重叠)。在一个非限定性的实例中，基于初始局部应力参数映像700计算的残余重叠沿x轴为约15nm，沿y轴为约13nm。在一个实施方式中，使用线性扫描校正项计算残余重叠。在另一实施方式中，使用非线性或高阶项计算残余重叠。
返回参考图1，在方框104处，基于选定的校准曲线计算进来的晶片的处理映像，以校正进来的晶片的套刻误差。图8是图示根据一个实施方式的全晶片处理映像800的视图。晶片处理映像表示处理参数802随晶片上的位置801而变。在一个实施方式中，使用校准曲线和套刻误差映像确定进来的晶片的处理的全晶片映像。在方框105处，使用处理映像处理进来的晶片。在一个实施方式中，使用位置相依曝光来处理进来的晶片，以减小晶片的局部应力曲率变化。在一个实施方式中，使用第一处理映像控制用于使第一晶片暴露至光的处理参数。
图10是根据一个实施方式图示用于处理进来的基板以校正套刻误差的示例性连续光扫描模式1001的视图1000。连续光扫描模式1003涉及执行光束1020在晶片上方沿x轴1007(x扫描)的一个或多个循序方向性扫描。如图10所示，光束1020具有长度1012和宽度1013。在一个实施方式中，宽度1013确定扫描分辨率。在一个实施方式中，宽度1013为约数微米至约数厘米。在更特定的实施方式中，宽度1013为约125微米。在一个实施方式中，长度1012大于晶片直径。在一个实施方式中，长度1012为约数微米至约数厘米。
连续光扫描模式1005涉及执行光束1023在晶片上方沿x方向1009(x扫描)的一个或多个循序方向性光栅扫描。如图10所示，光束1023的宽度1015确定扫描分辨率。在一个实施方式中，宽度1015类似宽度1013。在一个实施方式中，光束1023的长度1014小于晶片直径。在一个实施方式中，长度1014为约数微米至约数厘米。在一个实施方式中，扫描模式1003和1005各自用于改变晶片沿y轴的局部应力曲率分量(ry)。在一个实施方式中，y轴大体上垂直于x轴。
连续光扫描模式1004涉及执行光束1021在晶片上方沿y方向1008(y扫描)的循序方向性扫描。在一个实施方式中，光束1021的长度1017和宽度1016类似光束1020的长度和宽度。连续光扫描模式1006涉及执行光束1024在晶片上方沿y方向1011(y扫描)的循序方向性光栅扫描。在一个实施方式中，光束1024的长度1018和宽度1019类似光束1023的长度和宽度。在一个实施方式中，扫描模式1004和1006各自用于改变晶片沿x方向的局部应力曲率分量(rx)。
在一个实施方式中，光束1020、1021、1023和1024各自表示单一激光束或其他单一光束。在另一实施方式中，光束1020、1021、1023和1024各自表示多个激光束或其他光束。
图11是根据另一实施方式图示用于处理进来的晶片以校正套刻误差的示例性连续光扫描模式的视图1100。连续光扫描模式1101涉及执行光束1111沿x轴1105(x扫描)的循序方向性扫描(例如1、3)和光束1112沿y轴1105(y扫描)的方向性扫描(例如2、4)。
如图11所示，模式1101分别涉及光束1111、1112扫描顺序1104x(1)、1105y(2)、1104x(3)和1105y(4)。在一个实施方式中，光束1111和1112的长度和宽度类似光束1020的长度和宽度。连续扫描模式1102涉及执行光束1121在一个方向1106中沿x轴1105与在相反方向1107中沿x轴(x扫描)的循序方向性扫描(例如1、3)和光束1122在一个方向1108中沿y轴与沿在相反方向1109中沿y轴(y扫描)的方向性扫描(例如2、4)。如图11所示，模式1102涉及光束1121和1122的扫描1106、1108、1107、1109的顺序x(1)-y(2)-x(3)-y(4)。
在一个实施方式中，光束1121和1122的长度和宽度类似激光束1023的长度和宽度。在一个实施方式中，光束1111、1112、1121和1122各自表示单一激光束或其他单一光束。在另一实施方式中，光束1111、1112、1121和1122各自表示多个激光束或其他光束。在一个实施方式中，光的处理参数pt(例如剂量、功率、能量密度)沿光的扫描改变。在一个实施方式中，就以上参照图10和图11所述的各连续扫描模式而言，基于晶片处理映像，光的处理参数pt(例如剂量、功率、能量密度或其他处理参数)沿光的扫描改变。
图12是根据另一实施方式图示用于处理进来的晶片以校正套刻误差的示例性光扫描模式的视图1200。如图12所示，扫描模式1201涉及晶片单次暴露至具有受控而随晶片上的位置而变的光剂量的光束。扫描模式1201以曲线1203表示，曲线1203显示激光束1201的能量密度或功率pt分布随晶片上的位置x而变。在一个实施方式中，光束1201表示单一激光束或其他单一光束。在另一实施方式中，光束1201代表多个激光束或其他带有压合的光束。扫描模式1201可用于校正约数微米至约数厘米的晶片区域上方的套刻误差。
扫描模式1202涉及使用重叠灰度来传递位置相依光剂量给晶片并且改善产量。就扫描模式1202而言，控制扫描位置和扫描速度。扫描模式1202以曲线1204表示，曲线1204显示灰度级输出的能量密度或功率pt分布随晶片上的位置x而变。
图13a是根据一个实施方式使用不连续(开和关)曝光模式处理以校正套刻误差的晶片的视图1300。通常，就不连续(开和关)曝光模式而言，可使用不同的束尺寸、光能量密度与带有压合重叠的晶片上的位置控制，例如以校正约数微米至数厘米的重叠面积，并且以网格(grid)形式处理晶片，网格划分成单元格和子格或它们的任何组合物，而达成位置相依光剂量传递。在一个实施方式中，就开和关曝光而言，曝光图案用于控制晶片质量和校正套刻误差。
在一个实施方式中，最小化接连的曝光之间的重叠，以改善套刻误差校正性能。在一个实施方式中，使用预定的曝光顺序最小化接连的曝光之间的重叠。在一个实施方式中，曝光顺序的确定是基于光束尺寸、单元格与子格设计和产量考量。在一个实施方式中，基于晶片与套刻要求，将具有均匀时间分布、不均匀时间分布或它们的任何组合的单一或多个光脉冲传递到单一子格。
如图13所示，晶片与网格1301相关联，网格划分成多个单元格，例如单元格1302和单元格1303。每个单元格划分成多个子格，例如子格1305。在一个实施方式中，每个单元格包含n×n个子格，其中n是任意数，包括零。在一个实施方式中，每个单元格包含至少3×3个子格。在一个实施方式中，子格的尺寸大体上类似光束尺寸。
图13b是根据一个实施方式图示使用图13a所示的网格的示例性曝光顺序的视图1310。各单元格1311、1312、1313、1314和1315表示单元格1302。在一个实施方式中，为改变局部应力参数的x分量与y分量两者和避免方向性偏置(bias)，根据预定图案，以不连续(开和关)模式使晶片曝光。创造此图案来处理局部应力曲率的x分量与y分量两者，以避免晶片的局部应力参数的方向性偏置。在一个实施方式中，最小化晶片接连的曝光之间的重叠。
如图13b所示，于单元格1311处表示的图案涉及使光束脉冲从子格1317(1)移动到子格1318(2)。此图案是有效图案，因为晶片上的第一次(1)与下一次(2)曝光之间的重叠1316已被最小化至点。于单元格1312处表示的图案涉及使光束脉冲从一个子格(1)水平移动到下一子格(2)。此图案是有效图案，因为晶片上的第一次(1)与下一次(2)光束曝光被子格1319分开，故接连的曝光不会重叠。
于单元格1313处表示的图案涉及使光束脉冲从子格1对角线移动到子格2。此图案是有效图案，因为晶片上的第一次(1)与下一次(2)光束位置被子格1320分开，使得接连的曝光之间无重叠。于单元格1314处表示的图案涉及使光束脉冲从子格1移动到下一子晶胞2。此图案是有效图案，因为单元格1314的子格1和子格2不是相邻的子格，使得接连的曝光不会重叠。于单元格1315处表示的图案涉及使光束从子格1移动到相邻的子格2。此图案是无效图案，因为接连的曝光之间有显著的重叠1312。
返回图13a，涉及曝光顺序1、2、3、4、5、6、7、8、9的图案是有效图案，因为接连的曝光之间重叠被最小化。在一个实施方式中，单元格1302和1303同时暴露至光脉冲。在另一实施方式中，单元格1302和1303不同时暴露至光脉冲。在一个实施方式中，使用类似顺序图案使单元格1302和1303曝光。在另一实施方式中，使用不同顺序图案使单元格1302和1303暴露至光脉冲。在另一实施方式中，交替进行单元格1302和1303的曝光顺序，例如使单元格1302曝光1、接着使单元格1303曝光1、再使单元格1302曝光2、然后使单元格1303曝光2等。处理晶片后，重新评估晶片质量，如有需要，重新处理晶片而进一步改善。
返回参照图1，在方框106处，如上所述，重新测量晶片的局部应力参数。在方框107处，如上所述，基于重新测量的局部应力参数确定套刻误差映像。在方框108处，确定套刻误差是否大于预定阀值。若套刻误差大于预定阀值，在方框109处，基于在方框107处计算的套刻误差映像，计算晶片的处理映像。在方框110处，通过使用在方框109处计算的处理映像来控制处理参数，而处理晶片，方法100返回方框106。若套刻误差不大于预定阀值，则方法100在方框111处结束。
图9是根据一个实施方式图示晶片经光处理后的局部应力参数映像901的视图900。如图9所示，晶片的局部应力参数沿着x轴与y轴是大体上相同的。在一个实施方式中，局部应力参数映像901是局部应力曲率映像。在一个实施方式中，基于局部应力参数映像901，计算套刻误差映像。在一个实施方式中，从局部曲率映像、局部应力映像或二者获取的信息用于计算套刻误差映像。在一个非限定性实例中，依据局部应力参数映像901计算的残余重叠沿x轴为约1.44nm，沿y轴为约1.98nm，显著地比光处理前的晶片初始套刻误差小。也就是说，本文所述的使用光处理晶片的实施方式证实套刻误差校正超过80％。
图14是根据一个实施方式图示晶片在激光处理前的局部应力参数映像1401与晶片经激光处理后的局部应力参数映像1402的视图1400。在一个实施方式中，基于局部应力参数映像1401，在晶片中央部分1403、中间部分1404处和在边缘部分1401处计算沿x轴和y轴各轴的残余重叠。在一个实施方式中，使用线性扫描校正项计算残余重叠。在另一实施方式中，使用非线性或高阶项计算残余重叠。在一个非限定性实例中，激光处理前的晶片残余重叠沿x轴于中央部分处为约5nm，于中间部分处为约9nm，于边缘部分处为约6nm。在一个非限定性实例中，激光处理前的晶片残余重叠沿y轴于中央部分处为约9.5nm，于中间部分处为约5.5nm，于边缘部分处为约2.5nm。
在一个实施方式中，基于局部应力参数映像1402，计算在晶片的中央部分1406、中间部分1407和边缘部分1408处沿x轴和y轴各轴的残余重叠。在一个非限定性实例中，激光处理后的晶片残余重叠沿x轴于中央部分处为约2nm，于中间部分处为约2.5nm，于边缘部分处为约2nm。在一个非限定性实例中，激光处理后的晶片残余重叠沿y轴于中央部分处为约1.5nm，于中间部分处为约1.3nm，于边缘部分处为约0.43nm。也就是说，以内部光刻裸片分辨率(intralithodieresolution)使用激光处理可最小化晶片套刻误差。
在一个实施方式中，在晶片上执行激光诱发套刻误差校正，所述晶片已在不同处理腔室中处理。通常，已在不同处理腔室中处理的晶片具有不同的套刻误差图案(特征)。激光诱发套刻误差校正大体上匹配腔室间套刻误差特征。在一个实施方式中，激光诱发套刻误差校正可使腔室间的套刻误差特征差异减至小于30％。
图15图示处理系统1500的实施方式的方框图，处理系统1500用于执行上述光诱发套刻误差校正方法。如图15所示，系统1500具有处理腔室1501。保持晶片1503的可移动基座1502位于处理腔室1501中。基座1502包含静电吸盘(esc)、嵌入esc中的dc电极1508和冷却/加热基底。dc电源1504连接至基座1502的dc电极1508。如上所述，光1507供应到晶片1503。晶片1503经由开口1518装载并且被放在基座1502上。晶片1503表示一个上述晶片。处理腔室1501可以是本领域已知的任何类型的处理腔室，例如、但不限于由位于美国加利福尼亚州圣克拉拉的应用材料公司制造的腔室。其他市售处理腔室系统可用于执行本文所述的方法。
系统1500包含入口，以经由质量流量控制器1509输入一种或多种工艺气体1516至腔室1501。如图15所示，压力控制系统1523提供压力至处理腔室1501。如图15所示，腔室1501具有排放出口1510，用以排空处理期间在腔室中产生的挥发性产物。
控制系统1511耦接至腔室1501。控制系统1511包含处理器1524、局部应力参数测量系统1513、光控制器1514、存储器1512和输入/输出装置1515，以提供本文所述的光诱发误差校正。存储器1512经配置以储存一个或多个如上所述的校准曲线、局部应力参数映像、晶片处理映像、套刻误差映像。在一个实施方式中，处理器1524具有用来如上所述地控制确定晶片的校准曲线的配置。处理器1524具有用来如上所述地控制测量第一晶片的局部参数的配置。处理器1524具有用来如上所述地控制基于局部参数确定套刻误差的配置。处理器1524具有用来如上所述地控制基于校准曲线，计算处理映像，以校正晶片的套刻误差的配置。处理器1524具有用来如上所述地使用处理映像控制处理参数，以使第一晶片暴露至光的配置。
处理器1524具有用来如上所述地控制测量参考晶片的局部参数对多个处理条件的响应的配置，多个处理条件与多个处理参数相关联。处理器1524具有用来如上所述地控制基于测量生成多个校准曲线的配置。处理器1524具有用来如上所述地控制确定每个校准曲线的工艺窗口的配置。
处理器1524表示一个或多个通用处理装置，例如微处理器、中央处理单元或其他处理装置。处理器1524也可以是一个或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或诸如此类。处理器1524经配置以控制处理逻辑，以执行本文参照图1至图14描述的操作。
存储器1512可包括机器可存取储存介质(或更特定地计算机可读储存介质)，机器可存取储存介质储存收录本文所述的任意一个或多个方法或功能的一组或多组指令。由控制系统1511执行指令期间，指令也可完全或至少部分驻于处理器1524内，处理器1524还构成机器可读储存介质。指令可进一步经由网络接口装置以网络传送或接收。
应理解术语“机器可读储存介质”应视为包括储存一组或多组指令的单一介质或多个介质(例如集中式或分散式数据库和/或相关高速缓存和服务器)。术语“计算机可读储存介质”也应视为包括任何能储存或编码用于由机器执行的指令的组而使机器执行本文所述的任意一个或多个方法的介质。因此，术语“计算机可读储存介质”应视为包括但不限于固态存储器和光学与磁性介质。
在以上的说明中，已参照特定示例性实施方式描述本发明的实施方式。应明白在不脱离本发明实施方式的更广的如随附的权利要求书所阐述的精神和范围的情况下，可对本发明作各种更改。故说明书和附图应视为说明之用、而非限定之意。