技术编号:15615354
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种多存储列(Multi Rank)的SDRAM(Synchronous Dynamic RAM同步动态随机存储器)的SDRAM控制器以及多存储列SDRAM控制方法。本发明尤其涉及一种能够对于不仅包含数据还包含奇偶校验(Parity)、ECC(Error Correction Code:误差校正码)的存储列进行控制的SDRAM控制器以及多存储列SDRAM控制方法。背景技术在需要大容量的SDRAM的情况下,有时采用所谓的多存储列结构。多存储列结构是指对SDRAM的每一条数据总线连接多个S...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。