技术编号:15740351
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本揭示内容是关于一种半导体装置,特别是关于一种保护电路的半导体装置。背景技术闭锁效应(Latch-up)为与互补式金氧半场效晶体管(CMOS)结构有关的常见的问题其包含不想要的传导机制。CMOS集成电路包含寄生P型/N型/P型/N型结构其当P型/N型/P型/N型其中一个接面为正向偏压时有闭锁效应的问题。保护环结构及/或拾起结构被应用至CMOS集成电路去预防闭锁效应问题,但是保护环及/或拾起结构消耗大量布线面积。发明内容本揭示内容的实施方式是关于一种半导体装置,其包含第一传导型的第一井、位于第一井...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。