技术编号：17131404
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于电路设计领域，涉及一种并行接口读写电路。背景技术在电路设计中，电路并行接口一般包含同步和异步两种，在数据交换及通信方面具有广泛的应用。同步并行接口一般指接口的外部读写时钟和电路读写信号同步，这种类型的电路对时钟信号质量要求高，且对读写时序要求较为严苛。在现有技术中，电路同步设计具有设计时序约束可控、物理实现简单等优点。但设计中对时钟信号质量及读写时序要求高，特别是在高速并行接口设计中，信号质量容易受系统干扰或设计因素的影响；另一方面，对读写时序要求严苛，且要求在设计中留有足够的设计余量...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。