技术编号:17154058
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体领域,具体的说,涉及了一种低漏电高可靠性的夹层隔离阱。背景技术目前集成电路工艺平台上常规的PN结反偏阱隔离结构如图1所示,包括第二导电类型的衬底101,在第二导电类型的衬底101上形成第一导电类型的隐埋层103,在隐埋层103上面形成第二导电类型的阱区域106,在第二导电类型的阱区域106的外围形成第一导电类型的阱区域107,第一导电类型的阱区107底部与下方隐埋层103相连接组成第一导电类型的密闭隔离区域;在第一导电类型的隐埋层103外围形成第二导电类型的隐埋层102,在第一导...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。