技术编号:18459932
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体器件制造技术领域,尤其涉及一种静电放电保护器件及其形成方法、静电放电保护结构。背景技术集成电路的静电放电(ESD,Electro-Static Discharge)保护变得越来越重要,为确保集成电路正常运行,通常会在集成电路中增加保护器件以使其具有静电防护能力,当静电超过安全值时,静电放电保护器件可以将过电压及过电流安全释放到接地。然而,增加的静电放电保护器件可能会增加静态功耗/漏电流。如图1所示,一种静电放电保护器件是通过离子注入在NMOS晶体管的源区11下方形成P型离子重掺杂...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。