技术编号：18905034
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体领域，特别是涉及一种自对准沟槽的形成方法。背景技术集成电路设计者制造更快更小集成电路的一种方式是降低包括集成电路的各元件间的分隔距离，此增加衬底上电路元件密度的方法通常称作“缩放”或增加器件整合度；而垂直晶体管的结构设计可以有效减小有源区域的消耗并提高集成度，一般通过深沟槽隔离晶体管，浅沟槽隔离源漏区。而现有深沟槽和浅沟槽的形成方法一般如图1至图11所示，具体形成过程包括：如图1所示，提供一半导体衬底101，于所述半导体衬底101上依次形成缓冲层102、刻蚀停止层103、离子阻隔...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。