技术编号:19022246
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。已知现代高密度集成电路(IC)易受来自带电体(人或其他)的静电放电(ESD)损害,这是因为带电体与IC物理接触。当电荷量超出通过IC的导电路径的能力时,会发生ESD损害。在金属氧化物半导体(MOS)情境中,典型的ESD故障机制包含导致结短路的热失控,及导致栅极结短路的电介质击穿。IC可能在制造过程中,在组装、测试期间,或在安装IC的系统运行时间期间,遭受ESD事件的损害。一些ESD保护方案使用有源箝位电路以在输入/输出(I/O)与接地垫之间分流ESD电流,并借此保护连接至接合垫的内部IC元件节点...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。