动态触发式静电放电单元的制作方法

已知现代高密度集成电路(ic)易受来自带电体(人或其他)的静电放电(esd)损害，这是因为带电体与ic物理接触。当电荷量超出通过ic的导电路径的能力时，会发生esd损害。在金属氧化物半导体(mos)情境中，典型的esd故障机制包含导致结短路的热失控，及导致栅极结短路的电介质击穿。

ic可能在制造过程中，在组装、测试期间，或在安装ic的系统运行时间期间，遭受esd事件的损害。一些esd保护方案使用有源箝位电路以在输入/输出(i/o)与接地垫之间分流esd电流，并借此保护连接至接合垫的内部ic元件节点免受esd损害。有源箝位电路可包含耦合在i/o与接地垫之间的金属氧化物半导体场效应晶体管(mosfet)。此mosfet相对较大且常常占据esd保护电路的总面积的60％或更多。ic接脚中的每一个通常包含具有其自身的较大mosfet的其自身的esd保护电路。

技术实现要素：

根据一些实施例，提供能提供esd保护的系统及方法。在一些实施例中，一种静电放电(esd)保护电路包含有源分流晶体管、第一下拉晶体管及第二下拉晶体管。有源分流晶体管耦合在第一i/o垫与参考电压之间。第一下拉晶体管的源极连接到参考电压。第二下拉晶体管的栅极连接到第一下拉晶体管的栅极。第二下拉晶体管的漏极连接到第一i/o垫。第一下拉晶体管及第二下拉晶体管处于隔离深n阱的分离隔离槽中。

另一说明性实施例为一种集成电路，其包含第一i/o垫、第二i/o垫及耦合到第一及第二i/o垫的esd保护电路。第一及第二i/o垫连接到主机逻辑且为主机逻辑提供输入及输出连接。esd保护电路包含有源分流晶体管、第一下拉晶体管及第二下拉晶体管。有源分流晶体管耦合在第一i/o垫与参考电压之间。第一下拉晶体管连接到参考电压。第二下拉晶体管连接到第一下拉晶体管及第一i/o垫。第一下拉晶体管及第二下拉晶体管处于隔离深n阱的分离隔离槽中。

又一说明性实施例为一种esd保护电路，其包含有源分流晶体管、第一下拉晶体管及第二下拉晶体管。有源分流晶体管耦合在第一i/o垫与参考电压之间。第一下拉晶体管连接到参考电压。第二下拉晶体管连接到第一下拉晶体管及第一i/o垫。第一下拉晶体管及第二下拉晶体管处于隔离深n阱的分离隔离槽中。

附图说明

为了详细描述各种实例，现在参考随附图式，其中：

图1示出根据各种实施例的包含触发电路的esd保护式集成电路的说明性示意图；

图2示出根据各种实施例的为输入/输出(i/o)垫提供esd保护的esd保护电路的说明性电路图；及

图3示出根据各种实施例的esd保护电路的说明性电路图，所述esd保护电路在引入寄生结构的esd应力事件期间为i/o垫提供esd保护。

符号与术语

在整个以下描述及权利要求书中使用某些术语来指代特定系统组件。如所属领域的技术人员将了解，公司可通过不同名称来指代组件。本文并不意图对名称不同而非功能不同的组件进行区分。在以下论述及权利要求书中，术语“包含”及“包括”以开放式方式使用，且因此应解释为意味着“包含(但不限于)……”。并且，术语“耦合”意指间接或直接连接。因此，如果第一装置耦合到第二装置，那么所述连接可能是通过直接连接，或通过经由其它装置及连接的间接连接。叙述“基于”意指“至少部分地基于”。因此，如果x是基于y，那么x可基于y及任何数目个其它因素。

具体实施方式

以下论述针对本公开的各种实施例。虽然这些实施例中的一或多个可能是优选的，但不应将所公开实施例解释为限制本公开的范围(包含权利要求书)，或作为限制本公开的范围(包含权利要求书)来使用。另外，所属领域的技术人员将理解以下描述具有广泛的应用，且任一实施例的论述仅意味着举例说明那个实施例，而不希望暗示将本公开的范围(包含权利要求书)限于那个实施例。

常规的隔离型动态触发式mosfetesd保护电路设计成在输入/输出(i/o)与接地垫之间分流esd电流，并借此在接合垫上发生esd应力事件时，保护连接到接合垫的内部ic元件节点免受esd损害。在常规的esd保护电路中，单个下拉晶体管在正常操作期间将触发晶体管的栅极驱动为低。然而，在esd应力事件期间，启动电容器将触发晶体管的栅极驱动为高，此情况触发有源分流晶体管在i/o与接地垫之间分流esd电流。常规esd保护电路的所有组件都建构在深n阱的单个隔离槽中。然而，如果深n阱连接到另一垫，那么在i/o垫上发生esd应力事件期间，会形成放电触发晶体管的栅极的寄生npn晶体管，从而因此致使有源分流晶体管的触发电压显著增大。因此，在发生esd应力事件时，有源分流晶体管不可箝制为低电压电平。因此，期望设计即使建构有esd保护电路的深n阱连接到另一垫，也能在esd应力事件期间操作以在i/o与接地垫之间分流电流的esd保护电路。

根据所公开的原理，esd保护电路包含启动电容器、两个下拉晶体管、触发晶体管及有源分流晶体管。两个下拉晶体管被配置成在正常操作期间生成到触发晶体管的低栅极驱动信号。在esd应力事件期间，启动电容器将触发晶体管的栅极驱动为高，从而触发有源分流晶体管接通并在i/o与接地垫之间分流esd电流。两个下拉晶体管中的一个在深n阱中处于与esd保护电路的剩余组件分离的隔离槽中。因此，虽然在esd应力事件期间针对下拉晶体管中的每一个形成了寄生npn晶体管，但因为下拉晶体管中的一个处于与另一下拉晶体管、触发晶体管及有源分流晶体管分离的隔离槽中，所以针对单独隔离的下拉晶体管形成的寄生npn的基极将不会容易地充电，从而防止第二寄生npn放电触发晶体管的栅极。因此，即使深n阱连接到另一垫，有源分流晶体管仍将在esd应力事件期间，继续维持用于在i/o与接地垫之间分流电流的相同触发电压。

图1为esd保护式集成电路100的说明性示意图。集成电路100包含主机逻辑50，其包含至少一个，且通常为多个i/o垫52。i/o垫52为集成电路100的主机逻辑50提供到其它集成电路及装置的输入/输出连接性。提供了用于至少一个，且在一些实施方案中，用于所有i/o垫52的esd保护电路110。在一些实施例中，esd保护电路110可形成于由深n阱形成的隔离槽中。举例来说，esd保护电路110可建构在由深n型阱(深n阱)完全封闭且与其它电路或组件隔离的p型衬底上。

说明了用于称为i/o垫52a的i/o垫的esd保护电路110中的一个的实例，且为简单起见，图1中未示出用于其它i/o垫52的剩余esd保护电路。在一些实施例中，示出为i/o垫52b的第二i/o垫及/或供应垫可连接到与i/o垫52b相同的隔离深n阱。因此，建构有esd保护电路110的深n阱可连接到多于单个i/o垫。

主机逻辑50由vdd垫连接到vdd且由vref垫连接到参考电压(vref)(即，为芯片衬底的接地、并非芯片衬底的接地、vss等)，且包含主机逻辑50借以执行其功能的多个i/o垫52。主机逻辑50从各种i/o垫52接收信号并将信号发射到各种i/o垫。主机逻辑50实现并执行esd保护式集成电路100的所需功能性。此主机逻辑功能性的实例包含例如数字信号处理器或微控制器的数字集成电路、例如放大器或功率转换器的模拟集成电路等。由esd保护式集成电路100提供的主机逻辑50的能力可例如在简单装置与复杂装置之间变化。

esd保护电路110包含触发电路115及有源分流晶体管125。有源分流晶体管125连接在i/o与vref之间。触发电路115响应于由i/o垫上的esd应力事件所引起的i/o垫52a上的较高电压，驱动有源分流晶体管125的栅极。esd保护电路110还可为vdd垫提供esd保护。

图1中示出的esd保护式集成电路100的组件形成于衬底上。在一些实施方案中，衬底可包括硅、硅锗或其它半导体材料。在一个实例中，衬底为p+衬底上的p-epi。另一特定布置为硅衬底上的硅/锗(sige)半导体表面。

在操作中，i/o垫52a上的esd应力事件产生快速上升的电压(相对于vref)。继而，触发电路115通过确证有源分流晶体管125的栅极进行响应。一旦接通，有源分流晶体管125有效地将i/o短路到vref，借此准许从i/o到vref的电流路径。在esd应力事件期间，通过有源分流晶体管125的电流路径使得基于esd的电流能够通过有源分流晶体管125而非通过主机逻辑50直接分流到接地，否则此情况可能会损害主机逻辑。因此，在i/o垫52a上发生esd应力事件期间接通有源分流晶体管125的情况下，电流通过有源分流晶体管125从i/o垫传导到vref。

图2示出根据各种实施例的为i/o垫52a提供esd保护的esd保护电路110的说明性电路图。如上文所论述，esd保护电路110可包含触发电路115及有源分流晶体管125。esd保护电路110可建构在深n阱220中，除了连接到i/o垫52a之外，所述深n阱还可连接到i/o垫52b或vdd垫。因此，esd保护电路110可建构在由深n型(即，比空穴浓度半导体大的电子浓度)隔离阱完全封闭的p型衬底上。触发电路115可包含启动电容器202、下拉晶体管204、下拉晶体管206及触发晶体管208。在一些实施例中，下拉晶体管204到206、触发晶体管208及有源分流晶体管125为n型金属氧化物半导体(nmos)晶体管。虽然下拉晶体管204到206建构在相同深n阱中，但在一些实施例中，下拉晶体管206建构在与下拉晶体管204分离的隔离槽中。

下拉晶体管204到206可被配置成在正常操作(即，i/o垫52a上无esd应力事件)期间，停用触发有源分流晶体管125接通。换句话说，下拉晶体管204到206用以在正常操作期间将其输出电压“下拉”到断开触发晶体管208的vref。下拉晶体管206的漏极连接到启动电容器202及触发晶体管208的栅极。下拉晶体管206的主体连接到下拉晶体管206的源极，所述主体及源极两者连接到下拉晶体管204的漏极。下拉晶体管204的主体及源极都连接到vref。下拉晶体管204到206两者的栅极通过rc滤波器210连接到内部信号。因此，在正常操作(即，i/o垫52a上无esd应力事件)中，内部信号将下拉晶体管204到206的栅极驱动为高，从而接通所述晶体管。因此，下拉晶体管204到206在下拉晶体管206的漏极处的输出处于vref。继而，此电压将触发晶体管208的栅极驱动为低。因此，触发晶体管208在正常操作期间是断开的。

然而，在i/o垫52a上发生esd应力事件的情况下，将维持vref的电位的rc滤波器210将下拉晶体管204到206的栅极驱动为低，从而断开所述晶体管。启动电容器202连接到下拉晶体管206的漏极、触发晶体管208的栅极及i/o垫52a。启动电容器202被配置成在i/o垫52a中发生esd应力事件期间，上拉触发晶体管208的栅极(在一些实施例中，上拉为高于vref的电平)。换句话说，启动电容器202被配置成一旦i/o垫52a上发生esd应力事件，生成自举电压以提供用于接通触发晶体管208的栅极驱动电压。

在图2中示出的实施例中，触发晶体管208的栅极连接到启动电容器202、下拉晶体管206的漏极及vref(在一些实施例中，通过电阻器连接)。触发晶体管208的漏极连接到i/o垫52a。触发晶体管208的主体连接到触发晶体管208的源极，所述主体及源极两者连接到有源分流晶体管125的主体及vref(在一些实施例中，通过电阻器连接)。如上文所论述，当在正常操作中(即，i/o垫52a上无esd应力事件)时，下拉晶体管204到206的输出将触发晶体管208的栅极驱动为低，从而断开触发晶体管208。因为触发晶体管208是断开的，所以有源分流电阻器125也将断开，且因此，将不会将电流从i/o垫52a分流到vref。然而，如上文所论述，在i/o垫52a上发生esd应力事件后，由启动电容器202提供的栅极驱动电压接通触发晶体管208。当触发晶体管208接通时，电流流出到有源分流晶体管125的主体中，从而使得低触发电压能够在i/o垫52a上发生esd应力事件期间接通有源分流晶体管125。

在图2中示出的实施例中，有源分流晶体管125的漏极连接到i/o垫52a。有源分流晶体管125的栅极及源极连接到vref。有源分流晶体管125的主体连接到触发晶体管208的源极及主体且连接到vref(在一些实施例中，通过电阻器连接)。因此，如上文所论述，在i/o垫52a上发生esd应力事件后，用低触发电压接通分流晶体管125以便将电流从i/o垫52a分流到vref。

在图2中未示出的另一实施例中(当esd保护电路104用于两个i/o垫(例如，i/o垫52a及52b)之间时)，分流晶体管125的漏极及触发晶体管208的漏极连接到一个i/o垫(例如，i/o垫52a)，而分流晶体管125的源极及触发晶体管208的源极连接到另一i/o垫(例如，i/o垫52b)。在此实施例中，隔离n阱连接到第三i/o垫(例如，52n)或vdd垫。在图2中未示出的又一实施例中(当esd保护电路104用于vdd与vref之间时)，分流晶体管125的漏极及触发晶体管208的漏极连接到vdd垫，且分流晶体管125的源极及触发晶体管208的源极连接到vref。在此实施例中，隔离n阱连接到i/o垫(例如，i/o垫52a)。

图3示出根据各种实施例的esd保护电路110的说明性电路图，所述esd保护电路在将寄生结构引入esd保护电路110中的esd应力事件期间为i/o垫52a提供esd保护。除了图3中的组件示出在i/o垫52a上发生esd应力事件期间形成于esd保护电路110中的寄生结构302到304之外，图3中示出的组件与图2中相同。举例来说，图3的esd保护电路110包含具有与图2中所示相同的连接的启动电容器202、下拉晶体管204到206、触发晶体管208及有源分流晶体管125。因此，图3中示出的esd保护电路110以与图2中示出的esd保护电路110相同的方式执行。

在i/o垫52a与i/o垫52b之间或i/o垫52a与vdd之间发生esd应力事件后，形成了寄生npn晶体管302到304。更具体地说，寄生npn晶体管304形成于下拉晶体管204的漏极与隔离n阱之间。类似地，寄生npn晶体管302形成于下拉晶体管206的漏极与隔离n阱之间。在没有寄生晶体管302的情况下，寄生npn304将被电流322正向偏压，在假定i/o垫52b连接到隔离n阱220的情况下，所述电流从i/o垫52a流过在有源分流晶体管125周围分流的寄生电容器到vref且接着流到i/o垫52b。因此，在没有寄生npn302的情况下，寄生npn304将放电触发晶体管208的栅极，从而在esd应力事件期间停用接通有源分流晶体管125的触发机制。然而，因为下拉晶体管206处于与下拉晶体管204、触发晶体管208及有源分流晶体管125分离的隔离槽230中，所以下拉晶体管206的主体不同于其它晶体管的主体。因此，将不能容易地充电在i/o垫52a中发生esd应力事件期间形成的寄生npn302的基极。因此，虽然寄生npn304的基极将在esd应力事件期间被偏压，但电流322将不会流过寄生npn304，这是因为寄生npn302将断开。因此，触发晶体管208的栅极将不会被放电，且用于有源分流晶体管125的触发机制将如上文所描述般起作用。

上文论述意在说明本公开的原理及各种实施例。对于所属领域的技术人员，一旦完全了解上文公开内容，则许多变化及修改将变得显而易见。希望将所附权利要求书解释为包涵所有此类变化及修改。