技术编号:19748095
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。背景技术本公开涉及半导体的图案化离散纳米级掺杂、所述半导体的制造方法和包含所述半导体的制品。更具体地,本公开涉及经由设置在衬底上的含掺杂物的共聚物膜进行的衬底的图案化离散纳米级掺杂。将电子设备缩小到纳米范围(尺寸小于100纳米(nm))的挑战之一是实现半导体材料在小于10纳米的尺寸范围内的受控掺杂。例如,当晶体管栅极长度快速接近小于10nm的尺寸范围时,纳米长度尺度上的高导电性超浅结用于按比例缩小晶体管尺寸以获得更快的晶体管速度和更高的组装密度。此外,已经证明了多种先进的非平面或“3d”设备设计...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。