技术编号:21401379
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路领域,尤其涉及一种三维集成电路系统的抗静电放电方法。背景技术随着soc(systemonchip系统集成芯片)的规模越来越大,3d-ic(三维集成电路)芯片正在成为主流。作为芯片成功及量产的重要指标,3d-ic堆叠后的整体esd(electro-staticdischarge)性能是一个不容忽视的方面,超大规模的3d-ic芯片在esd设计上面临着巨大的挑战,esd会影响整个3dic芯片的电学性能,甚至无法正常工作。常规esd设计重在解决单个芯片内静电放电问题。当不同芯片堆叠在一...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。