技术编号:25530165
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明实施例涉及含有盖结构的内连线结构,且盖结构具有沿着导电线路的上表面的介电盖层与导电盖层。背景技术随着半导体集成电路的尺寸与结构缩小,形成集成电路的单元密度增加且单元之间的空间减少。空间缩小受限于光刻的光绕射、光掩模对准、隔离以及装置效能等因素。随着任意两个相邻的导电结构之间的距离减少,造成电容增加,其将增加能耗与时间延迟。为了减少寄生电容并对应地改善装置效能,集成电路设计者采用低介电常数的介电层。一种低介电常数的介电层的形成方法可为以杂质掺杂氧化硅。举例来说,纯氧化硅的介电常数为3.9,而...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。