技术编号：27097204
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。.本发明涉及数字时间转换电路技术，尤其涉及一种自校准的高精度数字时间转换电路，属于数模混合集成电路技术领域。背景技术.近年来，随着技术的不断发展，锁相环(pll，phase lock loop)广泛应用在通讯，ai，物联网，传感器等应用场合，生成基本时钟信号用于射频收发机，时序控制电路等电路中。它对电路的噪声等性能有着至关重要的影响。.依据锁相环的类型可以分为模拟电荷泵锁相环(cppll)、全数字锁相环(adpll)。其中，模拟电荷泵锁相环具有良好的相位噪声性能、但设计复杂度和功耗较全数字...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。