一种自校准的高精度数字时间转换电路

1.本发明涉及数字时间转换电路技术，尤其涉及一种自校准的高精度数字时间转换电路，属于数模混合集成电路技术领域。


背景技术：

2.近年来，随着技术的不断发展，锁相环(pll，phase lock loop)广泛应用在通讯，ai，物联网，传感器等应用场合，生成基本时钟信号用于射频收发机，时序控制电路等电路中。它对电路的噪声等性能有着至关重要的影响。
3.依据锁相环的类型可以分为模拟电荷泵锁相环(cppll)、全数字锁相环(adpll)。其中，模拟电荷泵锁相环具有良好的相位噪声性能、但设计复杂度和功耗较全数字锁相环高，全数字锁相环与模拟电荷泵锁相环相比具有设计复杂度低，易于工艺迁移，功耗低等特点。全数字锁相环逐渐成为锁相环电路设计的主流趋势，但是全数字锁相环由于量化噪声的影响，带内噪声性能劣于模拟电荷泵锁相环。本发明旨在通过提高数字时间转换电路的精度，降低量化噪声，从而实现高精度低噪声锁相环电路的设计。
4.时间数字转换电路(dtc，digital time converter)是全数字锁相环中的一个重要组成部分。时间数字转换电路的性能直接影响着全数字锁相环的精度和噪声水平。时间数字转换电路的两个重要性能参数是分辨率及线性度。时间数字转换电路的分辨率大小直接影响着量化噪声水平的高低。如果时间数字转换电路的分辨率过低，将会导致时间数字转换电路的量化噪声达到一个很高的水平，进一步影响锁相环的输出带内相位噪声。同时，如果时间数字转换电路的分辨率过低的情况下，锁相环电路中的相位比较器的动态分辨率会受到很大的影响。所以时间数字转换电路的分辨率对锁相环的多项性能指标有着至关重要的影响。
5.目前，数字时间转换电路所采用的架构是基于反相器和开关电路的结构。相位误差比较器的分辨率主要取决于单位反相器的延迟，而单位反相器的延迟受工艺差异、温度变化、电压变化影响特别大。例如在180nm工艺下，最小分辨率大约在2ps左右，远远不能满足高精度锁相环的分辨率要求。为了解决工艺条件限制下数字时间转换电路分辨率的问题。提出了基于电流型数字模拟转换电路(dac，digital analog converter)的高精度数字时间转换电路设计方法。但是对于电流型数字模拟转换电路来讲，其电路中的基准电流源受温度、工艺、电压变化的影响，其输出的基准电流会随着变化。对高精度数字时间转换电路来说，很小的电流变化就会导致其输出时钟信号发生越位偏移。因此对电流型数字模拟转换电路的高精度数字时间转换电路进行校准变得格外重要。因此针对以上问题，提出一种面向全数字锁相环的高精度自校准的数字时间转换电路设计方法，具有重要的工程意义。


技术实现要素：

6.本发明的目的在于解决上述电流型数字模拟转换电路中的基准电流源受温度、工
艺、电压变化的影响，其输出的基准电流随之变化，导致输出时钟信号发生越位偏移的技术问题，通过设计一种基于数字模拟转换器的自校准高精度数字时间转换电路，来提高数字时间转换精度，以实现降低锁相环的噪声，实现高可靠性、高精度，低噪声锁相环的设计效果。
7.为实现上述目的，本发明采用的技术方案是：
8.一种自校准的高精度数字时间转换电路，包括：数字模拟转换器dac、电容阵列、由多个开关组成的开关阵列及反相器；所述数字模拟转换器dac连接所述电容阵列；所述电容阵列与所述反相器相连；所述反相器连接输出端dtc_out；所述数字模拟转换器dac、电容阵列、反相器及接地端分别设有开关；所述电容阵列，包括固定电容cap和可变电容cap＿vary；所述数字模拟转换器dac根据输入的代表时间延迟的数字控制字对所述电容阵列进行充电，并将基准电流源的电流变化反馈给所述可变电容cap＿vary，从而对所述电容阵列的电容值进行补偿校准；所述反相器根据补偿校准后的所述电容阵列的电容值输出时钟信号。
9.进一步地，所述数字模拟转换器dac是基于电流舵结构的电流型数字模拟转换器，由基准电流源、多路电流镜支路和多个dac控制开关组成；通过所述dac控制开关控制所述电流镜支路的开断，来调整不同大小的电流输出。
10.进一步地，还包括：第一电阻r1；所述可变电容cap＿vary为压控电容；所述第一电阻r1一端连接所述数字模拟转换器dac的基准电流源上，另一端连接所述可变电容cap＿vary；通过所述第一电阻r1实时采样所述基准电流的变化，并将所述基准电流的变化反映在第一电阻r1的电压变化上，控制所述可变电容cap＿vary电容值的改变，以对所述电容阵列的电容值进行补偿校准。
11.进一步地，还包括：第二电阻r2和模拟数字转换电路adc；所述可变电容cap＿vary，包括多个可变电容开关及由所述可变电容开关控制的固定容值电容；所述第二电阻r2一端连接所述数字模拟转换器dac的基准电流源上，另一端连接所述模拟数字转换电路adc上，所述模拟数字转换电路adc的另一端连接所述可变电容cap＿vary；通过第二电阻r2实时采样所述基准电流的变化，并将所述基准电流的变化反映为第二电阻r2两端电压值的改变，进而反映为所述模拟数字转换电路adc输出数字控制字的改变，并通过对所述可变电容开关的控制，以对所述电容阵列的电容值进行补偿校准。
12.进一步地，还包括：spi接口；所述可变电容cap＿vary，包括多个可变电容开关及由所述可变电容开关控制的固定容值电容；所述spi接口连接所述可变电容cap＿vary，另一端通过数据线连接外部控制终端；通过所述外部控制终端向所述spi接口输入控制信号来控制所述可变电容开关的开启个数，以对所述电容阵列的电容值进行补偿校准。
13.进一步地，所述固定电容cap的电容值大于所述可变电容cap＿vary的电容值。
14.进一步地，所述电流镜支路的晶体管的宽长比之比依次为20、21、22、23、
……
、2
n
。
15.本发明自校准的高精度数字时间转换电路，与现有技术相比较具有以下优点：
16.1)基于电流型数字模拟转换电路的高精度自校准数字时间转换电路，其最小分辨率δt＝(cδu)/i，其最小分辨率数字模拟转换电路的精度决定。高精度的数字模拟转换电路能够实现的最小分辨率δu能够在几十uv到几mv，能够使得数字时间转换电路的分辨率达到ps量级甚至fs量级。
17.2)能够很大程度上降低量化噪声，实现低噪声锁相环的设计。
18.3)能够实现对电容极板充电电压的自校准，具有更好的可靠性，有利于面向低噪声全数字锁相环的设计。
附图说明
19.图1为本发明自校准的高精度数字时间转换电路结构图；
20.图2为带有第一电阻r1的自校准的高精度数字时间转换电路结构图；
21.图3为基于模拟数字转换电路adc控制的自校准的高精度数字时间转换电路结构图；
22.图4为基于spi的可片外控制的自校准的高精度数字时间转换电路结构图。
具体实施方式
23.以下结合实施例对本发明进一步说明：
24.实施例1
25.如图1所示，本实施例公开了一种自校准的高精度数字时间转换电路，包括：数字模拟转换器dac、电容阵列、开关阵列及反相器；数字模拟转换器dac连接电容阵列；电容阵列与反相器相连；反相器连接输出端dtc＿out；数字模拟转换器dac、电容阵列、反相器及接地端分别设有开关阵列；电容阵列，包括固定电容cap和可变电容cap＿vary；数字模拟转换器dac根据输入数字控制字对电容阵列进行充电。自校准技术利用反馈，将基准电流源的变化信号反馈给可变容值电容cap＿vary，从而对电容阵列的电容值进行补偿校准；反相器根据校准与补偿后的电容阵列的电容值输出时钟信号。
26.其中，数字模拟转换器dac为电流型数字模拟转换器，输出充电电流，给电容充电至特定电压；电容阵列，主要分为可变电容阵列和固定容值电容阵列，其中固定容值阵列电容值大于可变电容阵列电容值。可变电容阵列在一定的控制下能够实现电容值的改变，从而实现自校准功能；开关阵列，通过对电容充放电回路的切换，实现电路在不同工作阶段间的切换。从而使得电路各功能得以正常实现。通过上述设计，可解决数字时间转换器的高精度和自校准问题，提高数字时间转换器的精度和可靠性，从而提高全数字锁相环的精度，降低pll的噪声，进而提升全数字锁相环的性能。
27.实施例2
28.如图1所示，本实施例的数字模拟转换器dac是基于电流舵结构的电流型数字模拟转换器。其结构主要由基准电流源、多路电流镜支路和控制开关组成。各电流镜支路的晶体管宽长比不同，按所设计的数字模拟转换器的位数，其宽长比之比依次为20、21、22、23、
……
、2
n
。控制开关由数字信号控制，通过控制各电流镜支路的开断，从而实现不同大小的电流输出。基于此种方式可以实现对电容阵列的充电电流实现精准控制，且随着数字模拟转换器的精度的提高，相应的数字时间转换电路的精度也得以提高。例如在180nm的工艺下，基于10bit及以上精度的数字模拟转换器的数字时间转换电路的精度可以达到fs量级，极大地提高了数字时间转换电路的精度。
29.电容阵列分为固定容值电容阵列和可变容值电容阵列。固定容值电容阵列电容值大于可变容值电容阵列的电容值。上述数字模拟转换器产生的电流给电容阵列进行充电，
充放电时间由开关控制。由电容充电公式
[0030][0031]
可知，在充电电流一定，充电时间一定的情况下，电容将被充电至某一固定电平值。可变电容阵列的电容值是可以改变的，通过改变可变电容阵列的电容值，从而改变被充电电容的容值，使得在充电电流因为电压、温度，工艺等因素影响出现偏差时对被充电电容阵列的电容值进行补偿校准，从而实现对充电后极板电压值进行校准，电流源可以为电容二次充电提供恒定电流。
[0032]
开关阵列是为了实现电路在不同工作阶段间的切换，本实施例所提出的电路一共有四个工作阶段，分别为初始复位阶段，第一次充电阶段，第二次复位阶段及第二次充电阶段。通过控制开关的开启与关断来实现在四种不同工作阶段间的切换。
[0033]
反相器在本实施例中有两个作用，第一个作用是提供第一次复位时电压，由于反相器首尾短接时反相器输入输出的电压均为反相器的阈值电压，反相器的阈值电压由其pmos晶体管和nmos晶体管的宽长比决定，能够保持恒定。为了优化电路结构，故选择此种方式提供电容的初始复位电压。其第二个作用是用于在第二次充电阶段对电容右极板的电压与反相器的阈值电压进行比较，在电容右极板电压高于反相器阈值电压时，反相器输出由低电平跳变至高电平。
[0034]
基于本发明所设计的全数字锁相环的高精度自校准的数字时间转换电路的工作流程如下所述。
[0035]
第一阶段(初始复位阶段)：第一开关s1闭合，第二开关s2、第三开关s3，及第四开关s4均断开。此时电容左右极板电压均与反相器输出端相连，反相器首尾相连，左右极板电压被复位至反相器阈值电压。
[0036]
第二阶段(第一次充电阶段)：第二开关s2闭合，第一开关s1、第三开关s3，及第四开关s4均断开。此时dac的输出电流i_dac给电容阵列充电，通过控制第二开关s2的开启时间，由公式
[0037][0038]
可知，电容左极板将被充电至某一固定电压。由于电容具有隔绝直流信号的特点，电容右极板电压保持阈值电压不变。由此电容左右极板将会产生电压差δv，电压差值大小由dac的输入数字信号控制。
[0039]
第三阶段(第二次复位阶段)，第三开关s2闭合，第一开关s1、第二开关s3，及第四开关s4均断开。电容阵列的左极板与地相连，左极板电压被复位到地。由于电容两端电压不能突变，电容两端电压差值不变，电容左极板电压被复位至地，右极板电压大小为原来的电容两端的电压差值δv。
[0040]
第四阶段(第二次充电阶段)，第四开关s2闭合，第一开关s1、第二开关s3，及第三开关s4均断开。此时充电电流i_ref给电容阵列进行充电，电容两端电压开始逐渐升高，充电斜率
[0041][0042]
由于电容左右两极板电压值不同，充电起始电压值不同，所以右极板先于或者晚于左极板充电至反相器阈值电压，从而触发反相器输出为高电平。通过利用时钟信号去控制第四开关s4的开启与关断，在反相器输出端就可以获得延迟后的时钟信号，实现数字时间转换电路的功能。
[0043]
实施例3
[0044]
本实施例还包括：第一电阻r1；可变电容cap＿vary为压控电容；第一电阻r1一端连接数字模拟转换器dac的基准电流源上，另一端连接可变电容cap＿vary；通过第一电阻r1实时采样基准电流的变化，并将基准电流的变化反映在第一电阻r1的电压变化上，控制可变电容cap＿vary电容值的改变，以对电容阵列的电容值进行校准与补偿。
[0045]
具体而言，如图2所示，其中可变电容阵列由压控电容构成。第一电阻r1一端连在dac的基准电流源上，另一端连接在压控电容(cap＿vary)上。通过第一电阻r1可以实时采样基准电流的变化，并将基准电流的变化反映在第一电阻r1的电压变化上，从而控制压控电容的电压发生改变，进而实现压控电容的电容值的改变，最终对电容阵列电容值进行调整，实现自校准的目的。其电路具体工作流程如下所述。
[0046]
第一阶段(初始复位阶段)：第一开关s1闭合，第二开关s2、第三开关s3，及第四开关s4均断开。此时电容左右极板电压均与反相器输出端相连，反相器首尾相连，左右极板电压被复位至反相器阈值电压。
[0047]
第二阶段(第一次充电阶段)：第二开关s2闭合，第一开关s1、第三开关s3，及第四开关s4均断开。此时dac的输出电流i_dac给电容阵列充电，通过控制第二开关s2的开启时间，由公式
[0048][0049]
可知，电容左极板将被充电至某一固定电压。由于电容具有隔绝直流信号的特点，电容右极板电压保持阈值电压不变。由此电容左右极板将会产生电压差δv，电压差值大小由dac的输入数字信号控制。在充电过程中，第一电阻r1采样dac中基准电流源的电流变化，转变为电压信号控制压控电容，从而改变被充电的电容阵列的电容值，对充电电压进行自校准，保证所充电压值与所输入的数字控制信号保持一致。
[0050]
第三阶段(第二次复位阶段)，第三开关s2闭合，第一开关s1、第二开关s3，及第四开关s4均断开。电容阵列的左极板与地相连，左极板电压被复位到地。由于电容两端电压不能突变，电容两端电压差值不变，电容左极板电压被复位至地，右极板电压大小为原来的电容两端的电压差值δv。
[0051]
第四阶段(第二次充电阶段)，第四开关s2闭合，第一开关s1、第二开关s3，及第三开关s4均断开。此时充电电流i_ref给电容阵列进行充电，电容两端电压开始逐渐升高，充电斜率
[0052][0053]
由于电容左右两极板电压值不同，充电起始电压值不同，所以右极板先于或者晚
于左极板充电至反相器阈值电压，从而触发反相器输出为高电平。我们通过利用时钟信号去控制第四开关s4的开启与关断，在反相器输出端就可以获得延迟后的时钟信号，实现数字时间转换电路的功能。
[0054]
实施例4
[0055]
本实施例还包括：第二电阻r2和模拟数字转换电路adc；可变电容cap＿vary，包括多个可变电容开关及由可变电容开关控制的固定容值电容；第二电阻r2一端连接数字模拟转换器dac的基准电流源上，另一端连接模拟数字转换电路adc上，模拟数字转换电路adc的另一端连接可变电容cap＿vary；通过第二电阻r2实时采样基准电流的变化，并将基准电流的变化反映为第二电阻r2两端电压值的改变，进而反映为模拟数字转换电路adc的改变，并通过对可变电容开关的控制，以对电容阵列的电容值进行校准与补偿。
[0056]
具体而言，如图3所示，其中，可变电容cap＿vary由开关阵列和固定容值电容阵列构成。第二电阻r2一端连在dac的基准电流源上，另一端连接在模拟数字转换电路adc上。通过第二电阻r2可以实时采样基准电流的变化，并将基准电流的变化反映为第二电阻r2两端电压值的改变，进而反映为adc输出数字控制字的改变，从而实现对开关阵列开启个数的控制，最终实现对电容阵列电容值的调整，实现自校准的目的。其电路具体工作流程如下所述。
[0057]
第一阶段(初始复位阶段)：第一开关s1闭合，第二开关s2、第三开关s3，及第四开关s4均断开。此时电容左右极板电压均与反相器输出端相连，反相器首尾相连，左右极板电压被复位至反相器阈值电压。
[0058]
第二阶段(第一次充电阶段)：第二开关s2闭合，第一开关s1、第三开关s3，及第四开关s4均断开。此时dac的输出电流i_dac给电容阵列充电，通过控制第二开关s2的开启时间，由公式
[0059][0060]
可知，电容左极板将被充电至某一固定电压。由于电容具有隔绝直流信号的特点，电容右极板电压保持阈值电压不变。由此电容左右极板将会产生电压差δv，电压差值大小由dac的输入数字信号控制。在充电过程中，通过第二电阻r2可以实时采样基准电流的变化，并将基准电流的变化反映为第二电阻r2两端电压值的改变，进而反映为adc输出数字控制字的改变，从而实现对开关阵列开启个数的控制，最终实现对电容阵列电容值的调整，实现自校准的目的，对充电电压进行自校准，保证所充电压值与所输入的数字控制信号保持一致。
[0061]
第三阶段(第二次复位阶段)，第三开关s2闭合，第一开关s1、第二开关s3，及第四开关s4均断开。电容阵列的左极板与地相连，左极板电压被复位到地。由于电容两端电压不能突变，电容两端电压差值不变，电容左极板电压被复位至地，右极板电压大小为原来的电容两端的电压差值δv。
[0062]
第四阶段(第二次充电阶段)，第四开关s2闭合，第一开关s1、第二开关s3，及第三开关s4均断开。此时充电电流i_ref给电容阵列进行充电，电容两端电压开始逐渐升高，充电斜率
[0063][0064]
由于电容左右两极板电压值不同，充电起始电压值不同，所以右极板先于或者晚于左极板充电至反相器阈值电压，从而触发反相器输出为高电平。我们通过利用时钟信号去控制第四开关s4的开启与关断，在反相器输出端就可以获得延迟后的时钟信号，实现数字时间转换电路的功能。
[0065]
实施例5
[0066]
如图1所示，本实施例还包括：spi接口；可变电容cap＿vary，包括多个可变电容开关及由可变电容开关控制的固定容值电容；spi接口连接可变电容cap＿vary，另一端通过数据线连接外部控制终端；通过外部控制终端向spi接口输入控制信号来控制可变电容开关的开启个数，以对电容阵列的电容值进行校准与补偿。
[0067]
具体而言，如图4所示，其中可变电容阵列由开关阵列和固定容值电容阵列构成。spi的一端通过pad连到片外，一端与开关阵列相连。可以通过片外输入控制信号给spi，通过spi实现对开关阵列开启个数的控制，最终实现对电容阵列电容值的调整，实现校准的目的。其电路具体工作流程如下所述。
[0068]
最终对电容阵列电容值进行调整，实现自校准的目的。其电路具体工作流程如下所述。
[0069]
第一阶段(初始复位阶段)：第一开关s1闭合，第二开关s2、第三开关s3，及第四开关s4均断开。此时电容左右极板电压均与反相器输出端相连，反相器首尾相连，左右极板电压被复位至反相器阈值电压。
[0070]
第二阶段(第一次充电阶段)：第二开关s2闭合，第一开关s1、第三开关s3，及第四开关s4均断开。此时dac的输出电流i_dac给电容阵列充电，通过控制第二开关s2的开启时间，由公式
[0071][0072]
可知，电容左极板将被充电至某一固定电压。由于电容具有隔绝直流信号的特点，电容右极板电压保持阈值电压不变。由此电容左右极板将会产生电压差δv，电压差值大小由dac的输入数字信号控制。在充电过程中，可以通过片外输入控制信号给spi，通过spi实现对开关阵列开启个数的控制，最终实现对电容阵列电容值的调整，对充电电压进行校准，保证所充电压值与所输入的数字控制信号保持一致。
[0073]
第三阶段(第二次复位阶段)，第三开关s2闭合，第一开关s1、第二开关s3，及第四开关s4均断开。电容阵列的左极板与地相连，左极板电压被复位到地。由于电容两端电压不能突变，电容两端电压差值不变，电容左极板电压被复位至地，右极板电压大小为原来的电容两端的电压差值δv。
[0074]
第四阶段(第二次充电阶段)，第四开关s2闭合，第一开关s1、第二开关s3，及第三开关s4均断开。此时充电电流i_ref给电容阵列进行充电，电容两端电压开始逐渐升高，充电斜率
[0075]
[0076]
由于电容左右两极板电压值不同，充电起始电压值不同，所以右极板先于或者晚于左极板充电至反相器阈值电压，从而触发反相器输出为高电平。我们通过利用时钟信号去控制第四开关s4的开启与关断，在反相器输出端就可以获得延迟后的时钟信号，实现数字时间转换电路的功能。
[0077]
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。