静电放电防护电路的制作方法技术资料下载

技术编号:2782004

提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。

本发明涉及一种静电放电防护电路。背景技术静电放电(Electro Static Discharge,ESD)是造成大多数电子元件或者电子系统受到过度电性应力(Electrical Overstress,EOS)破坏的主要因素。静电放电可能会对半导体元件等形成永久性的毁坏,因此影响集成电路的电路功能,而使得电子产品工作不正常。而静电放电的产生,一般在于电子元件或系统在制造、生产、组装、测试、存放或搬运过程中,静电会累积在人体、仪器或储放设备之内,甚至电子元件...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。

详细技术文档下载地址↓↓

提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。
该分类下的技术专家--如需求助专家,请联系客服
  • 孙老师:1.机机器人技术 2.机器视觉 3.网络控制系统
  • 杨老师:物理电子学