技术编号:30595941
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。.本发明涉及半导体生产工艺领域,特别涉及一种改进的等离子增强原子层沉积法及沟槽/孔的表面成膜方法。背景技术.随着半导体元件的高集成化,随之而来的是追求d层面的尺寸缩减与d结构的高集成。尤其是d层面半导体元件构造,要求高深宽比、薄且均一的膜,这在dram、flash和逻辑器件产品中很常见。这些器件中,在高深宽比的深沟或孔中常需要沉积绝缘膜,利用常规方法沉积(热原子层沉积法thermal ald、等离子增强原子层沉积法peald)得到的膜存在厚度不均匀、副产物等杂质残留的问题,沉积的膜形貌...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。