技术编号：31750293
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。.本申请的实施例涉及形成半导体器件的方法。背景技术.在三维(d)集成电路的形成中，晶圆或器件管芯堆叠在一起以实现更多功能。堆叠通常通过接合实现。在接合工艺中，可形成对准标记以用于将接合装置对准堆叠的晶圆/管芯。发明内容.本申请的一些实施例提供了一种形成半导体器件的方法，包括：放置第一封装组件，其中，所述第一封装组件包括：第一对准标记；以及第一伪对准标记；将第二封装组件与所述第一封装组件对准，其中，所述第二封装组件包括：第二对准标记；以及第二伪对准标记，其中，所述对准是使用所述第一对准标记...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。