技术编号:34561498
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。.本发明涉及集成电路领域,且更具体而言,涉及用于形成集成电路的金属化方案。背景技术.有不断缩小集成电路的驱动力。这意味着需要减小集成电路中使用的标准单元的尺寸。在这方面,所使用的晶体管的类型和金属轨迹线的堆叠方式是关键因素。具体而言,原则上可以最小化多晶硅间距(即,相继的晶体管栅极的间距)、金属间距(即相继的金属轨迹线的间距)和单元高度。.然而,缩放多晶硅间距进一步变得非常具有挑战性。.这激发了最近降低单元高度的尝试。这些尝试降低了标准单元的高度,其结果是变得更为矩形。这在图中示出。...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。