技术编号:35468477
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。.本发明涉及集成电路封装及芯片技术领域,尤其涉及一种高压隔离类集成电路封装结构。背景技术.在对集成电路进行高压隔离测试时,常常存在着输入端和输出端打火放电的问题。造成这一问题的主要原因在于:在对集成电路仅进行高压测试时,在集成电路的输入端和输出端间会产生高压,高压产生的电流可进一步沿着封装体表面流经另一端;由于目前常见的集成电路封装体通常为整体面结构,受封装体宽度限制,爬电(creepage distance)距离有限,从而导致集成电路的输入端和输出端短路。.集成电路封装体越宽可增加爬电距...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。