技术编号：36229762
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。基于pse效应的器件漏电流模型及其提取方法技术领域.本发明涉及半导体集成电路制造领域，特别是涉及一种基于pse效应的器件漏电流模型及其提取方法。背景技术.集成电路向着小型化、集约化、高集成度、低压低功耗低成本的趋势发展，低功耗设计成为电路设计的重要指标。而随着工艺节点的缩小，静态漏电在芯片整体功耗中所占比重越来越大。因此，准确全面的表征器件漏电特性至关重要。.mosfet中引发静态功耗的泄漏电流主要有：源到漏的亚阈泄漏电流，栅泄漏电流，发生在栅漏交叠区的栅致漏极泄漏(gidl)电流。在这些...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。