技术编号：37309671
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本申请属于电子电路领域，具体涉及一种扫描测试电路、数字芯片、电子设备及功耗降低方法。背景技术、随着大规模数字电路的快速发展，工艺特征尺寸逐步减小，电路的复杂度逐渐增加，多时钟域、多工作模式等设计方法的引入，使得芯片测试越来越复杂，测试成本越来越高。因此，可测性设计(design for testability，dft)，尤其是扫描测试(scan)变得越来越重要。一般来说，对芯片进行扫描测试会引入一些额外的电路。在功能模式(即正常工作模式)下，如果扫描测试额外引入的电路进行翻转，会额外增加不必要...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。