技术编号:37352024
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体制造领域,且具体涉及一种降低晶边保护环附近深沟槽侧壁缺陷的方法。背景技术、光刻工艺是集成电路制造工艺中的关键步骤,通过曝光和显影等工艺可将掩膜板的图案转移至光刻胶,进一步利用蚀刻工艺将图案转移至半导体衬底或其上部的材料中,其步骤由旋涂、软烘、曝光、显影、硬烘、蚀刻、去胶等工序构成。其中,在旋涂工序中,大部分光刻胶在离心力作用下被甩离晶圆,受晶边处气流速度大的影响,晶边附近光刻胶固化速度快,出现光刻胶堆积和涂布不均匀等问题,如图所示,易在后续工艺中发生剥离,而且少量光刻胶会由边...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。